ソフトウェア無線工学

第0章準備 — SDRを学ぶための最小知識

0.1 SDRとは何か — 3行で

無線機の仕事は「電波の波形に情報を乗せる／波形から情報を取り出す」ことである。 昔はこれを専用の電子回路（ミキサ・フィルタ・検波器…）で行った。 SDR（ソフトウェア無線）は、波形を数値の列に変換してしまい、以降の処理をぜんぶ プログラムで行う無線機である。回路をハンダ付けする代わりにコードを書く——だから 設計変更が速く、打ち上げた後の探査機の無線機さえ書き換えられる。

0.2 数学の速修 — dB・複素指数・スペクトル

dB（デシベル）: 比の対数表現。電力比は 10log₁₀、電圧比は 20log₁₀。 暗算に使うのは3つだけ——×2 = +3 dB、×10 = +10 dB、×1/2 = −3 dB（電力比）。 「6 dB良い」＝電力4倍、「20 dB」＝100倍。掛け算が足し算になるので、 長い受信チェーンの利得・損失を足し引きだけで追える。これがdBを使う理由のすべてである。

複素指数 e^{jθ}: 複素平面上の「角度θの位置にある半径1の点」。 θ = 2πft と時間で回せば回転する点になり、これが周波数 f の波の複素表現である （オイラーの公式 e^{jθ} = cosθ + j sinθ で実部を取れば普通のコサイン波）。 本書で複素数が出てきたら、常に「回転する点」を思い浮かべればよい。 回転を速める＝周波数を上げる、回転の向き＝周波数の符号、点の角度＝位相、である。 詳しくは第2.1章で改めて導入する。

スペクトル: 信号を「どの周波数の回転がどれだけ混ざっているか」の成分表にしたもの。 FFT（高速フーリエ変換）で計算し、横軸が周波数・縦軸が強さのグラフとして表示する。 本書の図とGNU Radioの Frequency Sink は全部これである。 「時間波形で見えないことがスペクトルでは一目でわかる」場面が繰り返し登場する。

0.3 通信の最小語彙

0.4 GNU Radioとは

信号処理の部品（ブロック）を画面上で線でつないで無線機を組み立てる、 オープンソースのSDRフレームワークである。「乗算」「フィルタ」「PLL」のような ブロックが数百種類用意されており、レゴのように組むとフローグラフ（=動く受信機）になる。 GUIエディタ（GNU Radio Companion, GRC）で組んでも、Pythonで直接書いても等価で、 本書は学習をGRC・成果物をPythonで扱う（第4.1章）。 ブロックの中身が知りたければソースコードを読める——ブラックボックスがないことが 教材として決定的に優れている。

0.5 本書の読み方 — 3つの経路

0.6 記号表

第1.1章なぜSDRか — 探査機通信とソフトウェア無線

1.1.1 SDRの定義 — 無線機を書き換え可能にする

ソフトウェア無線（Software Defined Radio, SDR）とは、変復調・フィルタリング・同期といった 無線機の信号処理機能を、専用アナログ回路ではなくソフトウェア（またはFPGA等の書き換え可能ロジック）で 実現する無線機である。アナログ部の仕事は「電波をADCが食える形に整える」ことだけに縮小され、 それ以降のすべて——ダウンコンバージョン、フィルタ、復調、同期、復号——は数値計算になる。

この定義の含意は大きい。数値計算である以上、無線機の性格は打上げ後・納入後でも書き換えられる。 新しい誤り訂正符号への対応、ループ帯域の変更、観測モードの追加が、ハードウェア改修なしに可能になる。 逆に言えば、SDRの性能限界はアナログ部とADC/DACが決める。だから本書は変換器の物理（第I部）から始める。

1.1.2 従来受信機とSDR受信機 — 何が置き換わったか

従来のアナログ受信機は、ミキサ・IFフィルタ・位相検波器・VCOといった専用回路の縦続だった。 SDR受信機ではこれらがすべてディジタル信号処理（DSP）ブロックに置き換わる。 両者の対応を見ると、本書の章立てがそのまま「置き換えの地図」になっていることがわかる。

1.1.3 深宇宙通信がSDR化した理由

地上局側。NASA DSNもESAもJAXAも、現在の深宇宙用受信機は完全にディジタルである。 理由は3つある。第一に共通化: 1つのディジタル受信機ハードウェアが、S/X/Ka帯・全ミッション・ 全変調方式を設定変更だけで受けられる。ミッションごとに専用復調器を作る時代は終わった。 第二に追従性: 新しい符号（LDPCなど）や新しい計測方式（PN測距など）への対応がソフトウェア更新で済む。 第三にオープンループ記録（第5.2章）: 帯域全体をIQサンプルのまま記録しておけば、 後から何度でも・別のアルゴリズムで処理し直せる。電波科学や緊急時の微弱信号探索はこれに支えられている。

探査機側。搭載トランスポンダもSDR化が進む。JPLのElectra（火星周回機の中継無線機）や Iris（超小型深宇宙機用トランスポンダ、MarCOで飛行実証）は、FPGAベースの書き換え可能な無線機である。 打上げ後に相手ミッションに合わせてプロトコルを更新でき、1つのハードウェア設計を多数のミッションで 使い回せる。質量・電力・開発費のすべてで有利になる（第5.1章）。

1.1.4 設計軸 — どこからディジタルにするか

SDRの設計で最初に決めるのはADCを信号チェーンのどこに置くかである。 アンテナに近いほど柔軟性が上がり、アナログ部品が減るが、ADCへの要求（標本化周波数・ ダイナミックレンジ・消費電力）は厳しくなる。選択肢は大きく3つあり（第2.2章で詳述）、 RF直接サンプリング（アンテナ直後でディジタル化）、IFサンプリング（1回変換してから ディジタル化）、ゼロIF（IQミキサでベースバンドに落としてからディジタル化）である。 深宇宙地上局は伝統的にIFサンプリング、小型SDRデバイスはゼロIF、最新のRFSoC系は RF直接サンプリングが主流という住み分けになっている。

1.1.5 SDRの制約 — 万能ではない

ここまで利点を並べたので、限界も先に示しておく。「全部ソフトウェアにすればよい」 とはならない理由が3つある。どれも本書の後の章で具体的に扱う。

制約1: ダイナミックレンジ。従来のアナログ受信機は、 邪魔な信号（妨害波）をフィルタで落としてから増幅・検波していた。 SDRでは妨害波もいったんADCを通る。強い妨害波と微弱な目的信号が同時に入ってくると、 ADCの限られた段数を両方で分け合うことになり、ビット数が受信能力の限界を決めてしまう。 これは第1.3章の中心的な主題である。

制約2: 処理量。標本化周波数×ビット幅のデータを実時間で処理し続ける計算能力が要る。 たとえば100 MSPSの複素信号を16ビットで扱えば毎秒800 MBのデータ流になる。 汎用CPUで間に合わない処理はFPGAに置くしかなく、その線引きが設計の勘所になる（第2.5章）。

制約3: レイテンシ（遅延）。ソフトウェア処理はデータをある程度まとめて （バッファに溜めて）処理するため、必ずマイクロ秒からミリ秒の遅延が生じる。 片方向のテレメトリ受信なら無害だが、受信した信号に即座に応答するような機能 ——たとえば探査機が受信搬送波に同期して送り返すコヒーレント・ターンアラウンド——では 設計上の制約になる（第5.1.3節）。

1.1.6 本書のツールチェーン

実装の学習には GNU Radio を使う。オープンソースのSDRフレームワークで、 信号処理ブロックをフローグラフとして接続して受信機を組む（第4.1章）。 アマチュア衛星から電波天文、そして実際の深宇宙ミッションの信号解析まで実績があり、 gr-satellitesのような衛星通信特化の拡張も充実している。ハードウェアはRTL-SDR（数千円）から USRP（研究用）まで同じフローグラフで扱える。理論の各章末に置いた「GNU Radioで試す」枠を 積み重ねると、第IV部でそれらが1つの受信機に組み上がる構成にしてある。

第1.2章標本化 — 時間の離散化

1.2.1 標本化定理 — 情報は失われていない

まず言葉を決めておく。標本化（サンプリング）とは、連続的に変化する電圧 x(t) を 一定の時間間隔 T_s ごとに読み取り、数値の列に置き換える操作である。 この間隔 T_s を標本周期、その逆数 f_s = 1/T_s を標本化周波数と呼び、 単位はSPS（samples per second, 標本毎秒）を使う。 1秒に100万回読み取るなら f_s = 1 MSPS である。 得られた数列を x[n] と書く。n は何番目の標本かを表す整数で、 その値は元の波形の時刻 n·T_s における値、すなわち x[n] = x(n·T_s) である。

ここで自然な疑問が出る。連続だった波形を、点々の値に間引いてしまって本当に大丈夫なのか。 点と点の間で波形が何をしていたかは、記録されていないように思える。 これに答えるのが標本化定理である。信号に含まれる周波数成分が B Hz 以下に限られているとき （このような信号を「帯域 B に帯域制限されている」という）、標本化周波数が

を満たしていれば、標本列 x[n] から元の連続波形 x(t) を完全に復元できる。 これがNyquist–Shannonの標本化定理である。

「完全に」という言葉を軽く読まないでほしい。「だいたい復元できる」「実用上問題ない程度に近い」 という意味ではなく、数学的に一意に、誤差ゼロで元の波形が再構成できるという主張である。 再構成の手続きも具体的に与えられている。各標本点に sinc 関数（sin(πx)/πx の形をした、 その標本点で1・他の標本点で0になる関数）を置き、標本値を重みとして足し合わせればよい。 点と点の間の波形は「記録されていない」のではなく、 帯域制限という条件によって一通りに決まってしまう——だから記録する必要がなかったのである。

この定理がSDRの土台である。ディジタル化は情報を捨てる操作ではなく、 帯域制限された信号に対しては無損失の座標変換にすぎない。 以降の章で行うすべての信号処理は「数列は元の波形の完全な代理人である」という信頼の上に立っている。 逆に言えば、この前提（帯域制限と f_s > 2B）が崩れた瞬間に、以降の処理はすべて土台を失う。 次節でその崩れ方を見る。

なお境界の値 2B をナイキストレート、その半分の f_s/2 をナイキスト周波数と呼ぶ。 ナイキスト周波数は「このディジタル世界に存在できる最高周波数」であり、 本書に繰り返し登場する重要な境界線である。 実務では f_s を 2B ぎりぎりに取ることはせず、2〜3割、場合によっては数倍の余裕を持たせる。 その理由は1.2.3節で明らかになる。

1.2.2 スペクトルの複製とエイリアシング

標本化で何が起きているかは、時間波形を眺めていてもわかりにくい。 周波数の世界（スペクトル）で見ると、驚くほど単純な絵になる。

結論を先に言うと、標本化とは「スペクトルを f_s 間隔でコピーして並べる」操作である。 元の信号のスペクトルを X(f) と書くと、標本化後の信号のスペクトル X_s(f) は次のようになる。

式の見方を説明する。Σ（総和）の中の X(f − k·f_s) は、元のスペクトルを 周波数軸上で k·f_s だけ右へずらしたものである。k は 0, ±1, ±2, … と すべての整数を走るので、元のスペクトルの複製が f_s 間隔で無限に並ぶ、と読める。 k = 0 の項が元のスペクトルそのもので、それ以外は標本化によって生まれた複製（イメージ）である。

さて、この絵から標本化定理の意味が見えてくる。元のスペクトルが 0 から B までの幅を持つとき、 複製は f_s 間隔で並ぶ。複製同士が重ならないためには、隣の複製が来る前に元のスペクトルが 終わっていなければならない。実信号のスペクトルは正負対称に ±B まで広がるので、 重ならない条件はちょうど f_s > 2B になる。 重なっていなければ、ローパスフィルタで元の1枚だけを切り出せる——これが復元の正体である。

では f_s が足りないとどうなるか。複製が元のスペクトルに食い込み、重なった部分では 元の成分と複製の成分が足し合わさってしまう。周波数 f にあった成分は、 f_alias = |f − k·f_s| という位置に化けて現れる。これがエイリアシング（折り返し）である。

エイリアシングが恐ろしいのは、起きてしまうと後からどんな処理をしても取り除けない点にある。 足し合わさった2つの値から元の2つを分離することは原理的に不可能で、 数列の上では「本物の信号」と「折り返してきた偽物」がまったく同じ姿をしている。 増幅器の歪みや雑音のような「劣化」とは性質が違い、情報が完全に失われる不可逆な事故である。 だからSDRの設計では、エイリアシングを事後に直す方法を考えるのではなく、 絶対に起こさない仕組みを入口に置く。それが次節のフィルタである。

1.2.3 アンチエイリアシングフィルタ — アナログ部の最後の仕事

エイリアシングを防ぐには、標本化する前に、ナイキスト周波数 f_s/2 より高い成分を 信号から取り除いておくしかない。この役目のフィルタを アンチエイリアシングフィルタ（AAF）と呼び、ADCの直前に置く。

ここで注意してほしいのは、AAFはディジタルフィルタでは代替できないことである。 SDRは「なんでもソフトウェアで」が売りだが、この1個だけは物理的なアナログ回路として 作らなければならない。理由は前節の通りで、折り返しはADCの中で起きるため、 ADCを通った後の数列を処理しても手遅れなのである。 SDRの設計でアナログ回路の知識が要る、という第1.1章の話の具体例がこれである。

設計の要点は遷移域（トランジション帯域）という考え方にある。 理想的なフィルタは「B Hzまでは完全に通し、それより上は完全に遮断する」という 垂直の壁を持つが、現実のフィルタにそんな壁は作れない。 通過域の端（B）から、十分な減衰が得られる阻止域の端（f_s − B）まで、 なだらかに落ちていく区間が必ずできる。この区間が遷移域である。

ここに設計上のトレードオフが生まれる。f_s を 2B ぎりぎりに設定すると、 遷移域として使える周波数の幅が狭くなり、短い距離で急激に落ちる急峻なフィルタが必要になる。 急峻なフィルタは段数（次数）が多くなり、部品が増え、通過域内の振幅のうねり（リプル）や 信号の波形を歪ませる群遅延の変化といった副作用も大きくなる。 逆に f_s に余裕を持たせれば、遷移域が広くなって緩いフィルタで足りる。 これが1.2.1節で「実務では f_s に余裕を持たせる」と述べた理由である。

1.2.4 ナイキストゾーン — 折り返しを地図にする

折り返しがどこへ落ちるかを見通しよく扱うために、周波数軸を f_s/2 の幅で区切って 番号を振る。この区画をナイキストゾーンと呼ぶ。 0 から f_s/2 までが第1ゾーン、f_s/2 から f_s までが第2ゾーン、 一般に第nゾーンは (n−1)·f_s/2 から n·f_s/2 までである。 f_s = 100 MSPS なら、第1ゾーンは0〜50 MHz、第2ゾーンは50〜100 MHz、 第3ゾーンは100〜150 MHz、というように50 MHz刻みで区画が並ぶ。

この区画を使うと、標本化の作用が一言で言える。 標本化すると、すべてのゾーンにあった信号が第1ゾーンに折り重なって現れる。 ディジタル世界には第1ゾーンしか存在しないので、どのゾーンに居た信号も そこへ移されるしかない、と考えればよい。

移り方には規則がある。奇数番のゾーン（第1・第3・第5…）にあった信号は、 周波数の並び順を保ったまま平行移動して第1ゾーンに現れる。 偶数番のゾーン（第2・第4…）にあった信号は、周波数軸が左右反転して現れる。 これをスペクトル反転と呼ぶ。反転すると、元は上側にあった成分が下側に来る。 困った現象のようだが、ディジタル領域で複素共役を取る（第2.1.4節）だけで元に戻せるので、 実害はない。設計時に「反転するかしないか」を把握しておけば足りる。

ここで前節までの話と本章の後半がつながる。エイリアシングとは、 意図しないゾーンの信号が第1ゾーンに落ちてくることであり、 次節で学ぶ帯域通過標本化とは、意図したゾーンの信号を第1ゾーンに落とすことである。 物理現象としては同一で、違いは設計者がそれを望んだかどうかだけである。

1.2.5 帯域通過標本化 — IFを直接食う

ここまでは「標本化定理は f_s > 2B」と書いてきたが、この B は信号の帯域幅であって、 信号の最高周波数ではない。両者が一致するのは、信号が0 Hzから B までびっしり詰まっている 場合（ベースバンド信号）だけである。ところが受信機の中を流れるIF信号は、 たとえば中心 140 MHz・幅 10 MHz というように、高い周波数にある狭い帯域という形をしている。 この場合、最高周波数の2倍にあたる 300 MSPS のADCを用意する必要はない。

理由は前節のゾーンの絵で説明できる。信号が1つのナイキストゾーンの中に完全に収まるように f_s を選べば、その信号は他のゾーンの成分と重ならず、そのまま第1ゾーンへ移されて現れる。 情報は失われず、しかも周波数が低い側へ移動している——つまり 標本化そのものが周波数変換（ダウンコンバージョン）を兼ねてくれる。 ミキサとLOを1段省けるということであり、これが帯域通過標本化 （アンダーサンプリングとも呼ぶ）である。

条件を式にする。信号の帯域の下端を f_L、上端を f_H（したがって帯域幅は B = f_H − f_L）とすると、 「信号が第nゾーンにちょうど収まる」という条件は次の不等式になる。

使い方は次のとおりである。まず整数 n（1 以上 ⌊f_H / B⌋ 以下）をひとつ選ぶ。 この n が「信号を第何ゾーンに置くか」に対応する。 次に不等式に f_L と f_H の値を入れ、f_s の許される範囲を計算する。 範囲が空でなければ、その中から都合の良い f_s を選べばよい。 n を変えて何通りか計算し、ADCの速度・クロックの作りやすさ・データ量から選ぶのが実務である。 n = 1 のときは不等式の右辺が無限大になり、通常の標本化（f_s ≥ 2f_H）に戻る。 n が2以上の場合がアンダーサンプリングである。

前節の規則により、n が奇数ならスペクトルはそのままの向きで、 偶数なら反転して第1ゾーンに現れる。どちらでも復調に支障はないが、 設計書には明記しておくこと。

なお本節に出てきた「IF」という言葉は、従来のスーパーヘテロダイン受信機のIFと 同じものである。ただしSDRではIFが2種類に分かれる—— ここで扱った物理的に実在するIF（ADCの入力周波数）と、 標本化された数列の中で信号が置かれる位置としてのIFである。 両者の対応と、従来無線機の周波数体系がSDRのどこに写るかは第2.2.5節でまとめて整理する。

うまい話には代償がある。帯域通過標本化には2つの負担が付いてくる。

第一に、入口のフィルタが難しくなる。通常の標本化ならAAFはローパスフィルタ （高い方を落とすだけ）で済むが、帯域通過標本化では帯域通過フィルタ （狙ったゾーンだけを通し、その上下すべてを落とす）が必要になる。 なぜそこまで厳しくするかというと、雑音のせいである。 熱雑音はあらゆる周波数に一様に存在するので、フィルタが甘いと第1・第2・第4…と すべてのゾーンから雑音が第1ゾーンへ折り重なって積み上がる。 重なるゾーンの数が m 個なら雑音電力は m 倍、つまり雑音床が 10log₁₀(m) dB 持ち上がる。 微弱信号を扱う深宇宙受信では、この数dBが致命的になり得る（演習1.2-2で計算する）。

第二に、クロックの純度への要求が厳しくなる。次章（第1.4章）で示すように、 標本化クロックの時間的な揺らぎが許される量は、標本化周波数ではなく 入力信号の周波数によって決まる。140 MHzの信号を食うなら、たとえ f_s が 100 MSPS でも、 140 MHzの波形を刻むのに見合った高純度クロックが要求される。 「ADCは安く済んだがクロック回路が高くついた」という設計はしばしば起きる。

1.2.6 実務での f_s の選び方

ここまでで f_s に関わる条件がいくつも出てきた。実際の設計では、 これらを同時に満たす値を探すことになる。「2Bより大きければ何でもよい」わけではない、 というのがこの節の要点である。次の表を上から順に確認していくとよい。

1.2.7 再構成 — DAC側の標本化定理

送信側では、いままでの話がすべて逆向きに起きる。DACは数列を受け取って連続波形に戻す装置で、 その出力にも標本化と同じくf_s 間隔のスペクトル複製が現れる。 送信側ではこの複製をイメージと呼び、欲しい成分（第1ゾーン）以外は 不要な電波の放射になるので、アナログの再構成フィルタで落とす。 受信のAAFと送信の再構成フィルタは、同じ物理の表と裏である。

1つだけ受信側にない事情がある。DACは理想的な点（インパルス）を出すのではなく、 次の標本まで値を保持する階段状の波形を出す。この保持動作を ゼロ次ホールドと呼び、その影響で出力スペクトルには周波数が高くなるほど 振幅が下がる緩やかな傾斜がかかる。定量的な扱いは第1.5.4節で行う。

まとめると、受信で学んだことは鏡に映すだけで送信に使える。 本書が受信を中心に書かれているのはこのためで、送信特有の話題は第1.5.4節と 第4.3.3節（実際の送信機の実装）に限られる。

章末演習

第1.3章量子化 — 振幅の離散化

1.3.1 量子化雑音の基本モデル

用語を定義する。ADCが表現できる電圧の最大幅をフルスケール V_FS と呼び、 Nビットの変換器はこの幅を 2^N 段に等分する。したがって1段の高さ（刻み幅、 LSB = Least Significant Bit の重みとも呼ぶ）は

である。たとえばフルスケール2 V・12ビットなら Δ = 2/4096 ≈ 0.49 mV。 ADCは入力電圧を最も近い段に丸めるので、読み値には最大で ±Δ/2 の誤差が残る。 この丸め誤差を量子化誤差と呼ぶ。

設計に使うには、この誤差の大きさを1つの数で表したい。そこで統計的に扱う。 信号が十分に複雑で（つまり多数の段をまたいで刻々と動いていて）、 誤差が −Δ/2 から +Δ/2 の間をまんべんなく取ると仮定する。 この一様分布の分散を計算すると、次の値が得られる。

（区間幅 Δ の一様分布の分散が Δ²/12 になることは、統計の教科書どおりの計算である。） これを量子化雑音の電力と呼ぶ。以降の議論はすべてこの1つの式から出発する。

ここで見落としてはいけない性質がある。Δ²/12 は信号の大きさをまったく含まない。 つまり量子化雑音の量は、大きな信号を入れても小さな信号を入れても変わらない。 したがって信号対雑音比（SNR）は、信号をフルスケール近くまで大きく振らせるほど良くなり、 小さい信号のままでは悪い。ここから実務上の結論が出る。 ADCを使いこなすとは、信号のレベルをこの固定された雑音床に対してどこに置くかを管理することである。 その置き場所の設計が1.3.5節、置き場所を自動で保つ仕組みが第3.3章のAGCである。

1.3.2 6.02N + 1.76 dB — 由来と適用限界

前節の Δ²/12 を使って、教科書でよく見る式を導いてみよう。 いちばん条件の良い信号——フルスケールいっぱいに振れる正弦波——を入れたとする。 振幅 V_FS/2 の正弦波の電力は V_FS²/8 である。これを雑音電力 Δ²/12 で割り、 Δ = V_FS/2^N を代入して整理し、10log₁₀ を取ってdBにすると次が得られる。

覚え方は「1ビット足すごとに約6 dB良くなる」である （6.02 の正体は 20log₁₀2 = 6.02、つまり刻み幅が半分になることの効果）。 具体的には8ビットで49.9 dB、12ビットで74.0 dB、16ビットで98.1 dBとなる。

ただしこの式は3つの前提の上に成り立っており、実機ではそのどれもがずれる。 この3点を意識できるかどうかが、式を暗記した人と使える人の差になる。

前提①: 信号がフルスケールいっぱいの正弦波である。 実際の信号は、クリップを避けるため意図的に小さめに入れる（1.3.5節）。 フルスケールより 12 dB 小さく使えば、SNRもその分だけ下がる。

前提②: 量子化誤差が白色雑音である。 入力が単純な周期波形だと誤差も周期性を持ち、雑音として散らばる代わりに 特定の周波数に鋭い線（スプリアス）として集まってしまう。対策が1.3.7節のディザである。

前提③: 雑音を 0 から f_s/2 の全域で積分している。 実際に使う信号帯域がそれより狭ければ、帯域外の雑音は後段のフィルタで捨てられ、 有効なSNRは式の値より良くなる。この効果が次節のプロセッシングゲインである。

データシートに載っている「SNR」も、この3前提の周辺で測定条件付きで定義されている。 入力周波数と入力振幅の条件を確認せずに数字を比較してはならない。

1.3.3 ENOB・SINAD・SFDR — データシートの読み方

実物のADCは、前節の理想式どおりには動かない。量子化誤差以外にも、 内部回路の熱雑音、入出力特性の曲がり（非直線性）、クロックの揺らぎ（第1.4章）が あるからで、公称Nビットの部品が 6.02N + 1.76 dB の性能を出すことはない。 では設計計算には何を使えばよいか。そのために2つの指標がある。

1つ目は SINAD（Signal-to-Noise-And-Distortion ratio）である。 正弦波を入れて出力を分析し、信号成分と、それ以外のすべて（雑音＋歪み）の比を実測した値である。 2つ目は ENOB（Effective Number Of Bits, 実効ビット数）で、 実測したSINADを前節の式に逆代入して「これは何ビット相当の性能か」に翻訳した数である。

たとえば公称14ビットのADCで SINAD = 68 dB と測れたなら、 ENOB = (68 − 1.76)/6.02 = 11.0 ビットである。 設計計算に使ってよいのは、公称の14ではなくこの11の方である。

もう1つ、深宇宙受信でとりわけ重要な指標が SFDR （Spurious-Free Dynamic Range, スプリアスフリー・ダイナミックレンジ）である。 これは信号と、出力に現れる最大の偽信号（スプリアス）との比を表す。 なぜこれが効くかというと、深宇宙の受信では「非常に強い信号と極端に弱い信号が同居する」 状況が普通だからである。強い信号が作った偽の線が、微弱な本物の信号のあたりに立ってしまえば、 平均的なSNRがいくら良くても探している信号は見つけられない。 平均的な雑音よりも、偽信号の高さが検出限界を決める場面が多いのである。

最後に読み方の注意を1つ。ENOBは入力周波数が高くなるほど悪化する （主犯はクロックの揺らぎで、第1.4章で理由がわかる）。 データシートには周波数を横軸にしたENOBのグラフが載っているので、 低い周波数での見栄えの良い数字ではなく、自分が実際に入力するIF周波数での値を読むこと。 帯域通過標本化（第1.2.5節）では入力周波数が高いので、この確認が特に重要になる。

1.3.4 オーバーサンプリングとプロセッシングゲイン

前節の前提③（雑音を f_s/2 まで全部数えている）を利用すると、 ビット数を増やさずにSNRを稼ぐ方法が見えてくる。

量子化雑音の総量 Δ²/12 は、0 から f_s/2 の範囲に一様に広がっている。 「総量が決まっていて、それが f_s/2 の幅に広がっている」ということは、 f_s を大きくすれば、単位周波数あたりの雑音密度は薄くなるということである。 一方、信号は帯域 B の中にしか居ない。したがって後段のディジタルフィルタで B の外側を捨ててしまえば、捨てた分の雑音がまるごと消え、信号だけが残る。 この効果を式に足すと次になる。

追加された第3項がプロセッシングゲインである。 f_s/2B（オーバーサンプリング比）が4倍になるごとに 10log₁₀4 = 6 dB 稼げるので、 オーバーサンプリング4倍がADC 1ビット分に相当すると覚えるとよい。

ここで第1.2.3節の話とつながる。あのとき「f_s に余裕を持たせるとAAFが楽になる」と述べたが、 いま見たようにそれは同時にSNRも稼いでいた。速く粗く標本化して、 ディジタルフィルタで追い込むというSDRの基本戦術は、アナログ部品の負担軽減と 実効ビット数の向上を同時に達成しているのである。 この発想を極限まで推し進めた変換器がΣΔ型ADCで、第1.5.2節で扱う。

1.3.5 ローディングファクタ — どこまで振らせるか

1.3.1節の結論は「信号を大きく振らせるほどSNRが良くなる」だった。 では限界まで大きくすればよいのか——ここに落とし穴がある。

フルスケールを超えた入力に対して、ADCは最大値を出し続けるしかない。 波形の頭が平らに潰れるこの現象をクリッピング（飽和）と呼ぶ。 クリッピングは単に「少し歪む」では済まない。強い非線形動作なので、 複数の信号が混ざり合って新しい周波数成分を作り（相互変調）、 本来なかった場所にスペクトルを生む。量子化雑音より遥かに有害であり、 数dBのSNRを惜しんでクリップさせるのは完全に割に合わない。

厄介なのは、受信信号のピークがどこまで伸びるか事前に決まらない点である。 熱雑音を含む受信信号の振幅はガウス分布に従うので、 実効値（rms）の3倍・4倍のピークがたまに現れる。 そこで設計量としてローディングファクタ——信号の実効値がフルスケールの何分の1か——を決める。

定石は実効値をフルスケールの1/4程度、すなわち −12 dBFS に置くことである （dBFSはフルスケールを0 dBとした表し方）。 このとき4σ（実効値の4倍）までのピークが収まるので、 クリップの確率は 10⁻⁴ 以下に抑えられる。代償として、 理想式（フルスケール正弦波）に比べSNRは9 dBほど下がるが、 これはクリッピングを避けるために意図的に払う保険料だと理解すればよい。 そして運用中この置き場所を保ち続けるのが、第3.3章で扱うAGCの仕事である。

1.3.6 微弱信号と量子化 — 雑音がディザになる

ここからが本章の山場である。深宇宙受信という特殊な状況を考えると、 ここまでの常識がひっくり返る。

状況を確認しよう。数億km彼方から届く信号は極端に微弱で、 受信機の熱雑音に深く埋もれている。つまりADCの入口で支配的なのは信号ではなく雑音であり、 ADCが刻んでいるのはほぼ雑音の波形である。信号そのものの振幅は、 量子化の刻み幅Δよりはるかに小さいことすらある。

常識的には「刻み幅より小さい信号は丸められて消える」と思える。ところがそうならない。 ADCに入る雑音がLSBの1〜2倍以上あれば、信号がLSBよりずっと小さくても、 積分（相関処理）した後にはちゃんと現れるのである。

仕組みはこうである。雑音があるおかげで、入力は量子化の段の間を絶えず行き来している。 そこに微小な信号が加わると、どちらの段に丸められるかの確率がわずかに偏る。 1回の標本では見えないが、多数の標本を平均すればこの偏りが信号として浮かび上がる。 雑音が信号を段の間で揺すってくれることで情報が保存される—— これは1.3.7節で扱うディザとまったく同じ原理で、 深宇宙受信では自然の熱雑音が無料でディザの役目を果たしている。

この効果を定量化すると、量子化によるSNRの劣化（量子化損失）は、 雑音に対してレベルを最適に設定した場合、次の値になることが知られている。

表の意味をよく見てほしい。たった2ビット——4段階しか区別できない変換器——でも、 失う感度は0.55 dBしかない。1ビット（正負の符号だけ！）でも2 dBである。 電波天文のVLBIや探査機の位置決定に使うΔDOR（姉妹編第3.2章）の記録が 伝統的に1〜2ビットなのはこのためで、感度をほとんど失わずに 記録するデータ量を桁で減らせるという、極めて有利な取引になっている。

ではなぜ普通の受信機は8ビットや14ビットを使うのか。ここが本節の結論である。 上の表はすべて「入っているのは雑音と微弱な目的信号だけ」という前提で成り立っている。 現実には、近くの通信局、レーダー、あるいは同じ探査機の別チャネルといった 桁違いに強い信号が同じ帯域に飛び込んでくる。 2ビットのADCでは、4段階すべてがその強信号の振幅に費われ、 微弱な目的信号は完全に潰れてしまう。

したがって正しい理解はこうである。ビット数は感度を買うための資源ではなく、 「強い信号と弱い信号を同時に扱う能力」＝ダイナミックレンジを買うための資源である。 静かな帯域なら少ビットで足り、賑やかな帯域では多ビットが要る。 「高感度にしたいからビット数を増やす」という発想は、この節の理屈からは出てこない。

1.3.7 ディザ — わざと雑音を足す

前節は「雑音があるおかげで助かる」話だった。逆の状況、 つまり入力があまりにきれいな場合に何が起きるかを見ておく。 これは1.3.2節の前提②（量子化誤差が白色である）が破れるケースである。

単一の正弦波のような規則的な入力では、量子化誤差も規則的なパターンを繰り返す。 誤差が信号と相関を持つと、それは白色雑音として広く散らばらず、 信号の高調波の位置に鋭い線（スプリアス）として集まる。 雑音の総量は同じでも、1か所に集中する方が有害である—— その線が探している微弱信号の場所に立てば、偽の信号として誤認されるからである。

対策は逆説的で、意図的に小さな雑音を加えてから量子化する。 これをディザと呼び、加える量はLSBの1/2から数倍程度である。 雑音のおかげで誤差のパターンが崩れ、集中していたスプリアスが砕けて 雑音床に均される。結果としてSFDR（1.3.3節）が改善する。 加えた雑音の分だけSNRは悪化するが、信号帯域の外（たとえば帯域端やDC近傍）に ディザを注入して後段のディジタルフィルタで捨てる方式にすれば、その犠牲もほぼなくなる。

実務上の位置づけを述べておく。深宇宙受信のADC入力には自然の熱雑音が十分にあるので、 通常の運用でディザを追加する必要はない。 ディザを思い出すべき場面は、信号発生器の出力をケーブルで直結する ループバック試験（第4.5.6節）のように「異常にきれいな信号」を入れるときである。 そこでスペクトルに林立するスプリアスを見て「機器が壊れた」と誤診しないための知識である。

1.3.8 量子化損失を回線に計上する

本章で扱った劣化は、最終的に回線設計（姉妹編第1.2章）の 実装損失という項目に計上される。実装損失とは、 理論上の理想的な受信機と実物の差を表す取りまとめ項目である。 SDR設計者は「実装損失は何dBか、その内訳は何か」を説明できなければならない。 本章の項目は次のように分解できる。適切に設計されていれば 合計0.2〜0.5 dB程度に収まる、いわば管理された損失である。

章末演習

第1.4章クロックとジッタ

1.4.1 アパーチャジッタ — 時間誤差は振幅誤差になる

第1.2章では「時刻 n·T_s ちょうどに標本を取る」と書いた。現実のADCはそうならない。 クロック回路の雑音により、実際に標本を取る時刻は目標からわずかにずれる。 このずれの実効値（rms値）を σ_j と書き、アパーチャジッタあるいは単にジッタと呼ぶ。 単位はピコ秒（ps = 10⁻¹² s）やフェムト秒（fs = 10⁻¹⁵ s）である。

時刻のずれが、なぜ信号品質の問題になるのか。ここが理解の要点である。 時刻が δt だけずれると、読み取る値は「本当に読みたかった値」から その瞬間の波形の傾き × δt だけずれる。式で書けば δx = (dx/dt)·δt である。 時間軸のずれが、傾きを介して振幅の誤差に変換される——これがジッタの本質である。

この式から重要な性質が読み取れる。傾き dx/dt が大きい信号、 すなわち速く変化する（周波数の高い）信号ほど、同じ時間ずれが大きな振幅誤差になる。 ゆっくりした信号ならタイミングが多少ずれても値はほとんど変わらないが、 急峻に変化する信号では致命的になる。

定量化しよう。周波数 f_in の正弦波 x(t) = A·sin(2πf_in·t) について 傾きの実効値を計算し、それに σ_j を掛けたものを誤差の実効値とみなして 信号との比を取ると、次の上限式が得られる。

この式を眺めるときにいちばん注目してほしいのは、標本化周波数 f_s が どこにも現れていないことである。効いているのは f_in、すなわち 入力している信号そのものの周波数だけである。

この事実が実務に直結する。たとえば f_s = 100 MSPS というゆっくりした標本化でも、 食っている信号が140 MHzのIFであれば（つまり帯域通過標本化なら）、 要求されるのは140 MHzの波形を刻むのに耐えるクロック純度である。 第1.2.5節で「帯域通過標本化はジッタに厳しい」と予告したのは、この式のことだったのである。

1.4.2 数字の感覚を持つ

実際の設計では逆向きに使う。つまり「必要なSNR（＝欲しいENOB）を確保するには、 クロックのジッタをいくら以下に抑えねばならないか」を求める。 前節の式を σ_j について解けばよい。

ここでもう一段の考慮が要る。ジッタによる劣化と、第1.3章の量子化による劣化は、 互いに無関係な独立した現象である。独立な雑音は電力で足し算になるので、 合成SNRは両者の電力和から計算する（演習1.4-2で実際に計算する）。

この合成の性質から、実務的な設計指針が出てくる。 2つの劣化が同じ大きさだと合成で3 dB損をするので無駄が多い。 目安は「ジッタSNRを量子化SNRより6 dB良くする」—— こうすればジッタ由来の劣化は合計で1 dB以内に収まり、 ボトルネックが量子化側だけに絞られる。逆にクロックを必要以上に高級にしても コストと消費電力を払うだけで性能は上がらない。 劣化要因を1つに絞り、他は余裕を持たせるのがバジェット設計の原則である。

1.4.3 位相雑音からジッタへ — L(f) の積分

ここで言葉の壁にぶつかる。ADCのデータシートはジッタを「○○ fs」という 時間の単位で書くが、水晶発振器やPLL ICのデータシートは 位相雑音 L(f) という別の量で品質を表す。 L(f) は「搬送波から f Hz 離れた位置に、1 Hz幅あたりどれだけの雑音電力があるか」を 搬送波電力との比で表したもので、単位は dBc/Hz（cはcarrier=搬送波の意）である。 発振器の純度を周波数の関数として細かく記述できるため、アナログ回路の世界ではこちらが標準である。

2つの言葉を換算する式が次である。クロックの周波数を f_clk として、

読み方を説明する。10^{L(f)/10} はdB表現を電力比に戻す操作で、 それを周波数について積分すると、雑音の総電力（位相の揺らぎの分散）が得られる。 その平方根を取って角周波数 2πf_clk で割ると、位相の揺らぎが時間の揺らぎに変換される。 要するに「位相雑音のグラフの下の面積を足し合わせ、時間の単位に翻訳する」操作である。

実務で最も注意すべきは積分範囲である。典型的には100 Hzから f_s/2 程度までを積分する。 下限を設ける理由は、それより遅い揺らぎは「ジッタ」として振幅誤差になるのではなく、 搬送波周波数の緩やかなずれとして現れ、後段の同期ループが追尾して吸収してくれるからである （第3.1章）。つまり同じ発振器でも、どの範囲を積分するかで「ジッタ値」は変わる。 データシートのジッタ値を、積分範囲を確認せずに比較してはならない。

1.4.4 クロックの位相雑音は信号に転写される

ここまではジッタを「雑音床を持ち上げる要因」として扱ってきた。 ジッタにはもう1つ、別の現れ方がある。こちらは通信より計測で問題になる。

標本化という操作は、数学的には信号とクロックを掛け算することに相当する。 掛け算をすれば、クロックが持っている位相の揺らぎはそのまま標本化後の信号の 位相の揺らぎとして乗り移る。しかも入力周波数 f_in とクロック周波数 f_clk が違うとき、 転写される位相雑音は 20log₁₀(f_in/f_clk) だけ大きさが変わる。 高いIFを低い f_s でアンダーサンプリングする構成では f_in > f_clk なので、 位相雑音は増幅されて信号に乗り移ることになる。

なぜこれが深宇宙で決定的なのか。探査機の速度は、受信した搬送波の 周波数のずれ（ドップラ）から測る。周波数とは位相の時間変化なので、 搬送波位相の揺らぎは、そのまま速度計測の測定雑音になる（姉妹編第3.2章）。 通信なら「少し位相が揺れてもビットは読める」で済むが、計測では揺らぎが性能そのものである。

だから計測用の受信機では、クロックの純度が鎖のように連なる。 局の水素メーザ（極めて安定な原子周波数標準）から始まり、 周波数分配器、逓倍器を経てADCのクロックに至るまで、 すべての段を位相同期させ、各段で雑音を増やさないよう設計する。 この鎖のどこか一段でも安物のPLLを挟めば、そこが計測性能の限界（床）になる。 第4.5.4節でUSRPに外部基準を入れる話をするが、その行為の意味はここにある。

1.4.5 クロック設計の実務

1.4.6 決定論的な時刻 — タイムスタンプ

本章の最後に、ジッタとは別種の時間の問題を扱う。ジッタが 「標本間隔のランダムな揺らぎ」だったのに対し、こちらは 標本の絶対時刻——この標本は世界標準時（UTC）で何時何分何秒に取られたのか——という問題である。

なぜ必要かというと、電波で距離を測る仕組みがそうなっているからである。 測距は電波の往復時間を測ることであり、ΔDORは複数の局で受けた波形の到達時刻差を測ることである。 どちらも「いつ受けたか」がサブマイクロ秒の精度で分かっていなければ成立しない。 標本の間隔がどれほど正確でも、どの標本が正時なのか分からない記録は計測に使えない。

実装は素直である。GPS受信機や局の時刻系から出る1PPS（1秒ごとに1回出るパルス）と 時刻情報をSDRに入力し、パルスが来た瞬間の標本番号を記録して 「標本#123456789 = UTC 12:00:00.000000」という対応表を作る。 以降はどの標本の時刻も、番号の差を f_s で割って計算できる。

USRPのような研究用SDRは、この用途のためにGPSDO（GPS同期発振器）を オプションで内蔵でき、標本番号に基づくタイムスタンプ機構を標準で備えている （具体的な使い方は第2.5.4節と第4.5.4節）。 「信号の経路」と同じ真剣さで「時刻の経路」を設計する—— これが計測用SDRシステムの作法である。

章末演習

第1.5章ADC/DACデバイスの実際

1.5.1 変換方式の系譜

ADCの内部方式は多様だが、SDR設計者が知るべきは「方式が速度・分解能・電力のどこを トレードしているか」である。

1.5.2 ΣΔとノイズシェーピング

ΣΔ（デルタシグマ）型は、第1.3.4節で見たプロセッシングゲインを 設計思想の中心に据えた変換器である。考え方は2段構えになっている。

第1段はオーバーサンプリング。1〜数ビットという極端に粗い量子化器を、 必要な帯域の何十倍から何百倍もの速さで回す。 1.3.4節の通り、オーバーサンプリング比を上げれば帯域内の実効雑音は下がる。

第2段がノイズシェーピングで、ここがΣΔの独創である。 量子化器を負帰還ループの中に置くと、量子化雑音のスペクトルを平坦ではなく 高い周波数側へ押しやることができる。信号がある低域の雑音を減らし、 その分を使わない高域へ追い出すわけである。 ループの次数を L とすると、帯域内雑音はオーバーサンプリング比の増加に対して 平坦な場合よりずっと急な (2L+1) 倍のペースで下がる。 あとは後段のディジタルフィルタ（第2.4章で扱うCICが定番）で 高域に掃き寄せた雑音ごと帯域外を捨てればよい。

結果として「粗い量子化器＋速いクロック＋ディジタルフィルタ」の組み合わせで 20ビット級の分解能が得られる。アナログの精度をディジタルの計算で買うという点で、 もっともSDR的な思想のADCと言える。主戦場はオーディオ帯から数MHz程度までの 高分解能用途で、広帯域の受信には向かない（オーバーサンプリングの余地がなくなるため）。

1.5.3 時間インタリーブとRF直接サンプリング

1個のADCコアの速度には限界がある。そこでM個のコアを並列に並べ、 クロックの位相を 1/M ずつずらして順番に動かすと、 全体としては M 倍の速さで標本を出せる。これが時間インタリーブで、 GSPS（毎秒10億標本）級のADCはほぼすべてこの構造をとっている。

代償は「コアが複数ある」ことそのものから来る。 各コアの利得・オフセット・実際の標本時刻はわずかに揃わない（ミスマッチ）ため、 その不揃いが周期的なパターンとなってスプリアスを生む。 現れる位置は f_s/M の整数倍 ± 入力周波数 で予測でき、 これをインタリーブスプリアスと呼ぶ。 現代のデバイスは動作中に自動較正して抑え込んでいるが、 較正が有効に働く条件（たとえば入力信号が途切れると較正が追随できないなど）が データシートに書かれているので、SFDRの数値と一緒に必ず確認する。

この技術の到達点が、ADC/DACとFPGAを同一チップに集積したRFSoC級のデバイスで、 数GSPSの直接RFサンプリングにより S帯はもちろんX帯近くまでミキサレス受信が視野に入る。 アナログ部が「アンテナ・LNA・フィルタ・ADC」だけになる直接RF構成（第2.2.4節）は、 地上局のみならず搭載機器の将来形として各機関が開発を進めている。

1.5.4 DACの物理 — ゼロ次ホールドとイメージ

DACは標本値を次の標本まで保持する階段波を出す（ゼロ次ホールド, ZOH）。 その伝達関数は sinc 型で、出力スペクトルに周波数依存の減衰がかかる。

帯域の端で最大4 dB近く落ちるこのsincロールオフは、ディジタル側に逆特性の 補償フィルタ（inverse-sinc）を置いて平坦化するのが定石である。 さらに f_s ± f, 2f_s ± f … の位置にイメージが出る。イメージはZOHのsincで 多少減衰しているだけなので、アナログの再構成フィルタで落とす。 送信のスプリアス規制（宇宙機では他系への干渉要求）に対し、イメージ・クロック漏れ・ 非線形歪みを合算して評価するのがDAC出力設計の実務である。

1.5.5 データシートの歩き方

SDR用のADC/DAC選定でデータシートから拾うべき項目を挙げる。 「公称ビット数と最大 f_s」だけ見て選ぶと必ず失敗する。

1.5.6 宇宙用ADC/DACの事情

搭載SDR（第5.1章）では民生の最先端デバイスは使えない。放射線環境（トータルドーズ、 シングルイベント）への耐性が実証された宇宙用・耐放射線品から選ぶことになり、 その選択肢は民生品より世代が数段古い——ビット数×速度の積で1〜2桁劣ると思ってよい。 したがって搭載側の設計は「少ないビットと控えめな f_s でどう成立させるか」という 制約充足問題になり、第1.3.6節（少ビットでも雑音支配なら損しない）と 帯域通過標本化（高いIFを低い f_s で食う）がそのまま設計の武器になる。 シングルイベントによるビット化けは、変換器そのものよりも後段のFPGAで対策する（第5.1章）。

章末演習

第2.1章複素ベースバンド — IQ信号の数学

2.1.1 なぜ複素数か — 周波数の符号を区別する

まず、複素数を持ち出す動機をはっきりさせる。 普通の実数の信号 cos(2πft) をフーリエ変換すると、スペクトルには +f と −f の位置に対称な2本の線が立つ。この対称性は数学の都合で必ず生じるもので、 実信号の世界では+f と −f を区別する意味がない。

ところが受信機の仕事は、その区別の連続である。 搬送波より少し上の成分と少し下の成分は違う情報を運んでいる（上側波帯と下側波帯）。 探査機が近づいているか遠ざかっているかで、ドップラのずれは正負が逆になる。 「LOより2 kHz高い信号」と「2 kHz低い信号」を混同する受信機は使い物にならない。 実数の表現では、この区別が構造的に表せない——これが複素数を導入する理由である。

複素数を使うと何が変わるか。複素指数 e^{j2πft} は、複素平面上を 回転する点として振る舞い、f が正なら反時計回り、負なら時計回りに回る。 つまり周波数の符号が回転方向として目に見える形で表現される。 実数の cos では失われていた情報が、複素表現では保たれるのである。

そこで信号を z(t) = I(t) + jQ(t) という複素数で表す。 実部 I を同相成分（In-phase）、虚部 Q を直交成分（Quadrature）と呼び、 2つ合わせて「IQ信号」と言う。ここで強調しておきたいのは、 IQ信号とは1本の複素信号を、実部と虚部という2本の実信号に分けて運んでいるだけだという点である。 IとQを「別々の2つの信号」と捉えると以降の議論がすべてわかりにくくなる。 常に「1つの回る点の、横座標と縦座標」と考えること。

2.1.2 複素包絡線 — 搬送波を剥がす

次に、複素表現がもたらす実用上の最大の利点を見る。

アンテナに届く実際のRF信号は、搬送波周波数 f_c の速い振動に、 伝えたい情報がゆっくりと乗った形をしている。式で書けば x(t) = A(t) cos(2π f_{c} t + φ(t)) であり、 情報は振幅の変化 A(t) と位相の変化 φ(t) に含まれている （前者を振幅変調、後者を位相変調と呼ぶ）。

ここで「搬送波の速い回転」の部分は、情報を運ぶ乗り物にすぎず、それ自体に情報はない。 そこで乗り物の回転だけを取り除き、情報の部分だけを複素数で表したものが次である。

この z(t) を複素包絡線（または複素ベースバンド信号）と呼ぶ。 注目すべき性質が2つある。第一に、情報は何も失われていない—— 振幅 A も位相 φ も z の中にそのまま入っている。 第二に、信号の帯域は変調の帯域 B だけになる。 8.4 GHzで振動する波形を追いかける必要はなく、 数MHz幅のゆっくりした複素数列を処理すればよい。

この2点のおかげで、SDRの信号処理はほぼすべて z(t) の上で行われる。 そして復調とは、z(t) から元の A(t) や φ(t) を読み出す操作にすぎない。 具体的には、振幅は複素数の絶対値 |z|、位相は偏角 arg(z)、 周波数は位相の時間変化（隣接標本の位相差）として取り出せる。 複雑に見える復調が、複素数の初等的な演算に還元される——これが次節の主題である。

2.1.3 実信号→複素信号 — 2つの経路

アンテナから来るのは実数の電圧である。これを前節の複素包絡線に変換する方法は2つあり、 どちらを選ぶかが受信機アーキテクチャの分岐点になる（詳細は第2.2章）。

(a) アナログの直交ミキサで作る。 入力信号に cos(2πf_c t) を掛けたものと、−sin(2πf_c t) を掛けたものを別々に作り、 それぞれローパスフィルタを通すと、I と Q が直接得られる。 三角関数の積和公式から確かめられるが、直観的には 「基準の波と同じ向きの成分」と「90°ずれた向きの成分」を測っていると考えればよい。 ハードウェアはミキサ2個で済み小型だが、代償がある。 2つの経路のアナログ利得と位相を完全に揃えることは物理的に不可能で、 その不揃いが2.1.5節のIQ不平衡として現れる。この方式がゼロIF受信機（第2.2.2節）である。

(b) 実信号のまま標本化して、ディジタルで複素化する。 アナログ段では複素化せず、実信号のままADCに入れる。 その後、数列に対して複素指数 e^{−j2πf₀n·T_s} を掛けてフィルタすれば複素包絡線が得られる （この処理が第2.3章のDDCである）。 利点は明快で、ディジタルの cos と sin は数値の精度どおりに正確に直交するため、 IQ不平衡という現象が原理的に存在しない。 計測品質を要求される地上局がこちらを選ぶ最大の理由がこれである。 代償はADCの負担で、実信号は正負両側にスペクトルを持つため、 同じ帯域を扱うのに約2倍の標本化周波数が必要になる。

2.1.4 複素信号の基本操作 — SDRの四則演算

ここで本書の残り全体で使う道具を揃えておく。以下の6つの演算を組み合わせるだけで、 本書に登場する同期・復調アルゴリズムのほとんどが書ける。 表を読んだら、各行が「何をしている操作か」を自分の言葉で言えるか確認してほしい。

この6つがSDRにおける「四則演算」である。 GNU Radioのブロック名（Multiply Conjugate、Complex to Arg など）も そのままこの表の言葉でできているので、表を覚えることは ブロック一覧を読めるようになることと同義である。

特に3行目以降の使い方を補足しておく。|z| は位相を捨てて強さだけを見る操作で、 電力測定やAGC（第3.3章）に使う。arg(z) は位相を数値として取り出す操作で、 位相変調の復調（第4.3章で実際に使う）とPLLの誤差検出（第3.1章）の心臓部である。 arg(z[n]·z*[n−1]) は隣り合う標本の位相差、すなわち瞬時周波数を与える。 「位相の差が周波数」という関係を1行の演算にしたもので、周波数のずれを測る全ての場面で登場する。

2.1.5 IQ不平衡とイメージ — アナログIQの宿命

2.1.3節(a)のアナログ直交ミキサで生じる問題を、定量的に押さえておく。 これは小型SDRデバイスを使う読者が必ず遭遇する現象である。

2つの経路（I側とQ側）には、避けられない不揃いが2種類ある。 増幅の度合いがわずかに違う利得差を ε、 2つのLOの位相差がぴったり90°からずれる直交誤差を δ（ラジアン）と書く。 この不揃いがあると、複素平面上で本来は真円を描くはずの信号がわずかに潰れた楕円になる。 そして楕円は「逆回転する成分」を含んでいるため、 スペクトル上では周波数 +f にある信号の鏡像が −f の位置に漏れて現れる。 これをイメージと呼び、漏れの少なさを表す指標が鏡像抑圧比 IRR である。

数字の感覚を持とう。利得差が1%（ε = 0.01）、位相誤差が1°（δ = 0.017 rad）という —— 一見かなり良く揃っているように思える —— 状態でも IRR は約40 dBにとどまる。 未較正のアナログIQ回路は30〜40 dB台が相場である。 これは「自分の100分の1の強さの信号を偽物で潰せる」水準であり、 強弱の差が激しい宇宙通信の受信では十分に問題になる。 現代のSDRトランシーバICは、テスト信号や統計的手法で ε と δ を推定して ディジタルで逆補正する機能を内蔵し、50〜60 dB台まで改善している。

アナログIQにはもう1つの宿命がある。DCオフセットである。 LO（局部発振器）の信号が回路内を漏れて自分自身と混ざる（自己混合）と、 直流成分が生まれ、スペクトルの0 Hzに偽の線が立つ。 さらに半導体固有の1/f雑音（フリッカ雑音）も0 Hz付近に集まるため、 ゼロIF受信機のベースバンド0 Hz付近は「汚れた場所」だと考えるべきである。

デバイス側の較正機能を使っても残留は必ずある。 そこで実務では回路で戦うのではなく、周波数プランで避ける。 すなわち、受信したい信号をあえてLOから数百kHzずらした位置で受け、 汚れた0 Hz付近とイメージの位置から退避させ、 きれいなディジタル処理（DDC）で正確に0 Hzへ戻す。 この定石は第4.5.3節でUSRPの具体的な設定として再登場する。

章末演習

第2.2章受信機アーキテクチャ

2.2.1 スーパーヘテロダイン + IFサンプリング — 地上局の正統

RFを1〜2回のアナログ周波数変換で扱いやすいIF（例: 140 MHz や 1.2 GHz）に落とし、 IFを実標本化（多くは帯域通過標本化）してDDCで複素化する構成。 深宇宙地上局の受信系はほぼこれである。利点は、①IQ不平衡が原理的にない（第2.1.3節）、 ②IFの帯域通過フィルタが妨害波をADCの前で落とすためダイナミックレンジ要求が緩い、 ③LNAからIFまでを既存のアナログ設備（姉妹編第4.2章）と共用できる。 欠点はアナログ変換段のぶん部品が多いこと、そしてイメージ周波数対策 （ミキサのイメージはアナログのプリセレクタで落とす）が必要なことである。

2.2.2 ゼロIF（直接変換）— 小型SDRの標準

LOを搬送波と同じ周波数に置き、直交ミキサで一気に複素ベースバンドへ落とす構成。 IFフィルタが不要で集積に向くため、ADALM-Pluto、LimeSDR、携帯電話など ワンチップSDRトランシーバはほぼすべてこれである。 代償は第2.1.5節の全部——IQ不平衡・DCオフセット・LO漏れ・フリッカ雑音（1/f雑音が ベースバンドの0 Hz付近に被る）。「安く小さく広帯域に」はゼロIF、 「較正なしで計測品質」はIFサンプリング、という住み分けが基本である。

2.2.3 ローIF — 折衷案

LOを搬送波から数百kHz〜数MHzずらし、信号をDC付近から退避させた低いIFに置いてから ディジタルで0 Hzへ戻す構成。DCオフセットとフリッカ雑音の問題を回避できるが、 イメージ周波数（LOの反対側）に入る信号はIQ不平衡の分だけ漏れ込むため、 IRR要求は残る。実務では「ゼロIFデバイスをローIF的に使う」——第2.1.5節の定石——が広く行われる。

2.2.4 直接RFサンプリング — 将来の主流

アナログの周波数変換を全廃し、LNA（低雑音増幅器）と プリセレクタ（目的帯域だけ通す帯域通過フィルタ）を通したRF信号を、 GSPS級の高速ADCで直接標本化する構成である。

利点は、ミキサとLOに由来する障害がまとめて消えることである。 イメージ周波数の問題、LO漏れによるDC成分、LOに起因する相互変調—— これらは物理的にミキサが存在しなければ発生し得ない。 周波数プランはすべてディジタル領域（NCOの設定値）で完結し、 アナログ部の改造なしに受信周波数を変えられる。

制約も明確である。第一にADCの入力帯域とジッタで、 入力周波数 f_in が数GHzになると、第1.4章の式から 要求ジッタはフェムト秒級——専用の低雑音クロック設計が必須になる。 第二に消費電力で、GSPS級ADCは数Wを消費し、搭載機器では熱設計を左右する。 第三にダイナミックレンジで、フィルタで絞る前の帯域に入るすべての信号を ADCが受け止めなければならない（第1.1.5節の制約1がもっとも厳しく現れる形である）。

近年ADCとFPGAを同一チップに集積したRFSoC級デバイスが成熟し、 地上局の新設計はこの方向へ進んでいる。第1.5.3節で扱う時間インタリーブ技術が、 この構成を可能にした立役者である。

2.2.5 従来無線機との対応 — RF・IF・ベースバンドはどこへ行ったか

従来のスーパーヘテロダイン受信機を思い出そう。信号は RF（例: 8.4 GHz）→ 第1IF（例: 300 MHz）→ 第2IF（例: 70 MHz）→ ベースバンド と段階的に周波数を下げられ、各段に物理的な発振器・ミキサ・フィルタが実在していた。 「IF 70 MHz、帯域 2 MHz」と言えば、その帯域のフィルタが基板上に部品として載っていた。

SDRでもこの階段は消えていない。変わったのは階段のどこから下がソフトウェアになるかだけである。 ADCより上は従来と同じ物理の世界、ADCより下は数列の世界になる。 両者の対応を表にする。この表が本節の要点である。

いちばん混乱を招くのが「IF」である。SDRではIFが2種類ある。 この区別がつけば、本書の周波数の話はほぼ整理できる。

(a) アナログIF——ADCに入る直前の、実在する物理的な周波数である。 IFサンプリング構成（第2.2.1節）で「IF 140 MHzを100 MSPSで食う」と言うときの140 MHzがこれ。 物理的に存在するので、アンチエイリアシングフィルタの設計とクロックのジッタ要求を決める （第1.2.5節・第1.4.1節）。ゼロIF構成ではこれが0 Hzになり、存在しないとも言える。

(b) ディジタルIF——標本化された後の数列の中で、信号が0 Hzから何Hzずれた位置にあるかである。 第4.5.3節で「搬送波を+25 kHzに置く」と言うときの25 kHzがこれ。 物理的な振動ではなく数列の中の位置にすぎないが、 ゼロIFデバイスのDC汚れを避けるという実務上の理由から意図的に設ける（第2.1.5節）。 アナログIFが「アンテナ側の事情で決まる周波数」なのに対し、 ディジタルIFは「設計者が好きに決められる周波数」である。

3つの座標系についても整理しておく。同じ「1 kHz」が文脈で3通りの意味を持つ。

換算は f_s で割るだけである。ただしその f_s が「フローグラフのどの地点の値か」を 間違えないこと——これが次節（第2.4.6節）のレート連鎖の話につながる。

2.2.6 選定の指針

第2.3章ディジタルダウンコンバージョン（DDC）

2.3.1 DDCの全体像

DDC（Digital Down-Converter, ディジタルダウンコンバータ）は、 アナログ受信機の「ミキサ＋IFフィルタ」をそのままディジタルに置き換えた装置である。 構成は3段で、それぞれの役目は次のとおりである。

第1段: NCO（Numerically Controlled Oscillator, 数値制御発振器）。 複素指数 e^{−j2πf₀n·T_s}、つまり「毎標本ごとに一定角度ずつ回る点」の数列を作る発振器である。 アナログのLO（局部発振器）に相当するが、実体は数値計算なので 周波数を自由・瞬時・正確に設定できる（2.3.2節）。

第2段: 複素乗算器。入力信号にNCOの出力を掛ける。 掛け算は周波数の平行移動に相当するので、これによって 狙った周波数 f₀ にあった信号が0 Hz付近へ移動してくる。 アナログのミキサと同じ働きだが、こちらは数値の乗算なので歪みもイメージも生じない。

第3段: デシメーションフィルタ。必要な帯域の外を落とし（フィルタ）、 標本化周波数を 1/R に間引く（デシメーション）。 これで後段の処理量が R 分の1に減る。順序が重要で、 必ずフィルタしてから間引く（理由は第2.4.1節）。

入力が実信号（IFサンプリング構成）でも複素信号（ゼロIF構成）でも、 この3段という骨格は変わらない。以下の節で各段を詳しく見ていく。

2.3.2 NCO — 位相アキュムレータの機械

NCOの作り方を理解しておくと、後の章（特にドップラ補償と搬送波同期）の 設計の自由度がどこから来るのかが見えるようになる。

心臓部は位相アキュムレータと呼ぶ、ただの加算器付きレジスタである。 Wビットのレジスタを用意し、標本ごとに一定値 M を足していく。 レジスタは W ビットなので 2^W で桁があふれて0に戻る—— このあふれによる巡回が、位相が2πを超えて1周することに対応する。 レジスタの値を「0から2πまでの位相」と読み替え、 その位相に対する sin と cos の値を表（ルックアップテーブル）から引くか、 CORDICという回転演算アルゴリズムで計算すれば、複素正弦波の数列ができる。

1周に必要な標本数は 2^W/M なので、出力周波数と、設定できる周波数の細かさ（分解能）は次になる。

数字を入れてみよう。W = 32ビット、f_s = 100 MSPS のとき、 分解能は 100×10⁶/2³² = 0.023 Hz である。 アナログのシンセサイザでこの細かさを実現することは容易ではない。 さらに重要なのは即応性で、加算値 M を書き換えれば 次の標本からもう新しい周波数で回っている。 この「細かく・瞬時に・正確に周波数を動かせる」という性質が、 第3.4章のドップラ追尾をあれほど簡単にしている源である。

実装上の留意点を2つ挙げる。

①位相の切り捨てがスプリアスを生む。 Wビットの位相をそのままテーブルの添字にはできないので、 上位Pビットに丸めて（切り捨てて）使う。この丸め誤差が周期的なパターンを作り、 おおよそ −6.02P dBc の高さのスプリアスが出る。 P = 16 ビットなら −96 dBc であり、通常はこれで十分。 足りなければ位相にディザ（第1.3.7節と同じ発想）を加えて砕く。

②NCOの周波数確度はクロックの確度そのものである。 式に f_s が入っていることに注目してほしい。NCOは 入力クロックを正確な分数倍する機械にすぎず、クロックがずれていれば 出力も同じ比率でずれる。「ディジタルだから正確」ではないので、 周波数を測る用途では第1.4章の基準クロックの議論に必ず戻ることになる。

2.3.3 CICフィルタ — 乗算器のいらない間引き機

DDCの第3段（フィルタと間引き）には固有の困難がある。 この段の入口では f_s がまだ最も速く、そこで多数のタップ（係数）の掛け算を行う 通常のFIRフィルタは、FPGAの乗算器を大量に消費して高価につく。

そこで使われるのが CIC（Cascaded Integrator–Comb）フィルタである。 構造は驚くほど単純で、掛け算を1個も使わない。 前半に積分器（前の値に今の値を足し続ける回路）をN段並べ、 間引きを行った後、後半に微分器（コム, 差分を取る回路）をN段並べるだけである。 加算と減算しかないので、速いレートでも安価に実装できる。 周波数特性は sinc 関数のN乗という形のローパスフィルタになる。

実装上の注意が1つある。積分器は値を足し続けるので内部の数値が大きく育つ。 間引き比を R、微分器の遅延を M（通常1）とすると利得は (RM)^N になるため、 内部演算のビット幅を N·log₂(RM) だけ余分に確保しておかないと桁あふれで壊れる （具体的な計算は演習2.3-2で行う）。出力側で適切に割り戻して後段に渡す。

CICには弱点もある。通過域が平坦ではなく、 周波数が上がるにつれて緩やかに減衰するドループ（垂れ下がり）が生じる。 信号帯域の端で振幅が下がってしまうと復調性能に影響するので、 CICの後段に補償FIR——通過域でCICの逆の傾きを持つ短いフィルタ——を置いて平坦に戻す。

この「CICで粗く速く間引き、短い補償FIRで整える」という組み合わせは、 FPGAのDDC、ΣΔ型ADCの内部デシメータ、民生SDRチップの中——あらゆる場所で使われている定番である。 安い部品で粗く削り、良い部品で仕上げる、という考え方は次節でさらに一般化される。

2.3.4 段構成の設計

ADCの出力レートから復調器が欲しいレートまで、たとえば 100 MSPS から 200 kSPS へ 落とすとする。総デシメーション比は R_total = 500 である。 これを1段で行うのは最悪の設計である。 1段でやるということは、100 MSPSの速さで、200 kSPS用の急峻なフィルタ （遷移域が極端に狭い＝タップ数が莫大なフィルタ）を回すことを意味する。

定石は段階的に落とすことである。典型的な構成は次の並びになる。 CIC（R = 8〜64 の粗い間引き）→ 補償FIR（↓2、CICのドループを直しつつ間引く）→ ハーフバンドフィルタ（↓2 を必要な回数。係数の半分がゼロで計算が軽い）→ 最終整形FIR（↓1〜2、ここだけ丁寧に作る）。

なぜ分けると得なのか。各段が担う仕事は「その段の出力レートのナイキスト周波数より上を落とす」 ことだけであり、まだレートが速い段では要求される切れ味が緩い。 緩いフィルタはタップ数が少なく、速いレートでも安く回せる。 切れ味が必要な仕事は、レートが十分に落ちて標本数が減った奥の段に回す。 結果として合計の計算量が桁で減る（定量的な比較は第2.4.3節の例で行う）。

深宇宙受信ならではの注意を1つ添える。最終段のフィルタの品質は復調性能に直結する。 通過域のリプル（振幅のうねり）や群遅延の変化は、シンボル間の干渉（ISI, 姉妹編第2.4.2節） を生んで実装損失になる。中間段は雑に、しかし最後の1段だけは直線位相のFIRで丁寧に—— これが設計の勘所である。

2.3.5 実入力DDCの小技 — fs/4ミキサ

設計の自由度を使い切る例を1つ紹介する。搭載機器のように資源が厳しい環境で常用される技法である。

IFサンプリングにおいて、信号が第1ゾーンのちょうど中央、すなわち f_s/4 の位置に 折り返すように f_s を選んだとしよう（第1.2.5節の不等式の範囲内でこうした値を狙える）。 すると必要なNCOの周波数は f_s/4 であり、その出力は e^{−jπn/2} = 1, −j, −1, +j, 1, −j, … という4つの値の繰り返しになる。

この4値はどれも、掛け算が「そのまま」「符号反転」「実部と虚部の入れ替え」で済む。 つまり乗算器を1個も使わずに複素ミキシングが実現できる。 あとはローパスフィルタと2分の1間引きを続ければ複素化が完了する。

これは第1.2.6節で述べた「f_s の選定は後段の資源まで決める」という主張の、 もっとも鮮やかな実例である。標本化周波数という1つの決断が、 FPGAの乗算器の個数を左右する——SDR設計が階層をまたいで結びついていることの好例として記憶してほしい。

章末演習

第2.4章マルチレート信号処理

2.4.1 デシメーションと補間の規則

標本化周波数を変える操作は2つある。用語と、絶対に守るべき順序を確認する。

デシメーション（間引き、↓R と書く）は、R個の標本のうち1つだけを残して 標本化周波数を 1/R にする操作である。ここで思い出してほしいのは、 標本化周波数が下がればナイキスト周波数も下がるという事実である。 間引いた後のナイキスト周波数は f_s/2R でしかないので、 それより高い成分が残っていればそのまま折り返してくる（第1.2.2節のエイリアシング）。 したがって間引く前に、必ずフィルタで f_s/2R 以上を落としておく。 この目的のフィルタをデシメーションフィルタと呼ぶ。

補間（↑L と書く）は逆の操作で、標本の間に L−1 個のゼロを挿入して 標本化周波数を L 倍にする。ゼロを挿入した時点では波形がギザギザで、 スペクトルには不要な複製（イメージ）が L−1 組現れている。 したがって挿入した後に、必ずフィルタでイメージを潰す。 これを補間フィルタと呼び、この処理が実質的に「点と点の間を滑らかに埋める」役目を果たす。

まとめると「デシメーションはフィルタが先、補間はフィルタが後」である。 当たり前に見えるが、この順序を破った実装は現実に頻出する。 症状はエイリアシングやイメージという形で現れ、スペクトルを見るまで気づかないことが多い。 自作ブロックを書くときは、まずこの順序を確認する習慣をつけてほしい。

2.4.2 ポリフェーズ分解 — 捨てる標本は計算しない

前節の規則に素直に従うと、大きな無駄が生じる。 「f_s の速さでフィルタを全部計算してから、R個に1個だけ残して他を捨てる」—— 捨てる標本のために行った計算、つまり全体の (R−1)/R が無駄になっている。 R = 100 なら計算の99%を捨てていることになる。

この無駄を完全に除く実装がポリフェーズ分解である。 考え方は「捨てる標本を最初から計算しない」ことに尽きる。 フィルタの係数列を R 本の部分列（ポリフェーズ成分）に分け、 それぞれを間引き後の遅いレートで回すように組み替えると、 出力に必要な標本だけが計算される。数学的には元のフィルタと完全に等価で、 計算量だけが 1/R になる。補間の場合も同様に 1/L になる。 具体的には、Nタップのフィルタで R 分の1に間引く処理の乗算回数が、 毎秒 N·f_s 回から毎秒 N·f_s/R 回へ減る。

GNU Radioの Decimating FIR Filter や Polyphase Arbitrary Resampler は内部でこれを行っている。 したがってこの節を学ぶ実務上の意義は、自分で実装することよりも、 処理が重いときに原因を切り分けられるようになることにある。 重さの原因はブロックの実装効率ではなく、たいてい自分が指定した 「タップ数 × レート」という設計値の側にある。

2.4.3 多段化の算術 — なぜ分けると安いのか

第2.3.4節で「段階的に間引くと計算量が桁で減る」と述べた。その根拠を計算できるようにしておく。

FIRフィルタに必要なタップ数は、次の経験式で見積もれる。

ここで Δf は遷移帯域の幅（通過域端から阻止域端までの周波数差）、 A_dB は要求する阻止減衰量[dB]である。式の意味を読み取ろう。 分母に Δf があるので、切れ味を良くする（遷移域を狭くする）ほどタップが増える。 そして分子に f_s があるので、同じ切れ味でも、レートが速い場所で実現するほどタップが増える。

後者が多段化の根拠である。急峻なフィルタが必要な仕事は、 間引いてレートが落ちた後で行えば安く済む。 逆にレートが速い入口では、切れ味を要求しない仕事—— 緩く落として間引くだけ——に留め、CICフィルタ（第2.3.3節）や ハーフバンドフィルタ（係数のちょうど半分がゼロになる特別なローパスフィルタで、 2分の1間引き専用。ゼロの係数は計算しなくてよいので計算量が半分で済む）に任せる。 第2.3.4節で示した段構成は、この算術から導かれた結論だったのである。 次の例で、その差が実際にどれほどかを確認してほしい。

2.4.4 分数比再標本化 — レートの違う世界をつなぐ

これまでは整数倍・整数分の1の変換を扱ってきた。しかし現実には 整数比にならない変換が必要になる。理由は2つある。

第一に、ADCの標本化周波数は装置の都合（クロックの整数分の1、第4.5.1節）で決まり、 シンボルレートは通信規格で決まるので、両者の比が整数になる保証はない。 第二に、ドップラによってシンボルレート自体がわずかに伸び縮みする（第3.4.5節）。 つまり必要な比は整数どころか、時間とともに変化する実数である。

比が L/M という有理数（分数）で表せる場合は、原理的には 「↑L で増やす → フィルタ → ↓M で間引く」の組み合わせで作れる。 GNU Radioの Rational Resampler がこれである。

任意の実数比、あるいは時間変化する比に対応するにはポリフェーズ補間器を使う。 仕組みはこうである。まず「標本と標本の間を32等分した各位置の値を計算するフィルタ」を 32本用意しておく（これらは互いに少しずつ遅延の異なるフィルタである）。 値が欲しい時刻が標本間のどの位置にあたるかを計算し、 その位置に対応するフィルタを選んで適用する。 32分割では足りない精度が必要なら、隣り合う2本の結果を線形補間する。 こうして標本の存在しない任意の時刻の値を合成できる。

この機構を覚えておいてほしい。第3.2章で扱うシンボル同期器の心臓部は、 まさにこのポリフェーズ補間器である。そしてタイミング同期ループとは、 「どの位置のフィルタを選ぶか」を誤差信号にしたがって連続的に動かす仕組みにほかならない。 再標本化の技術と同期の技術は、実装レベルでは同じものなのである。

2.4.5 フィルタ設計の実務 — なぜSDRのフィルタはFIRばかりなのか

本章でここまで扱ったフィルタはすべてFIR（Finite Impulse Response, 有限インパルス応答）だった。 ディジタルフィルタにはもう一方の系統であるIIR（Infinite Impulse Response, 無限インパルス応答）が あるのに、なぜSDRの信号経路にはFIRしか出てこないのか。ここを押さえておくと、 フィルタの選択で迷わなくなる。

2つの違いは帰還があるかどうかである。FIRは過去の入力だけに係数を掛けて足す （y[n] = Σ b_k·x[n−k]）。IIRはそれに加えて過去の出力を足し戻す （y[n] = Σ b_k·x[n−k] − Σ a_k·y[n−k]）。 アナログ回路のRCフィルタやLCフィルタは、動作としてはIIRに対応する。

IIRの強みは効率である。帰還によって過去の情報が減衰しながら永久に残るため、 同じ切れ味（選択度）を数分の1から数十分の1の係数数で実現できる。 アナログ的な発想からすれば、IIRを使わない理由はないように見える。 しかしSDRの信号経路では、次の4つの理由でFIRが選ばれる。

理由1: FIRは位相を完全に直線にできる（IIRは原理的にできない）。 係数を左右対称に取ったFIRは、すべての周波数に対して群遅延が ちょうど (N−1)/2 標本で一定になる。これを直線位相と呼ぶ。 群遅延が一定ということは、波形が遅れるだけで形が崩れないことを意味する。 IIRでは群遅延が周波数によって変わるため、パルスの形が歪み、 シンボル間干渉（ISI）となって復調性能を直接損なう。 復調直前の整形フィルタにIIRを使わないのは、この一点だけで決まる。

理由2: FIRは常に安定である。帰還がないので発振しようがない。 IIRは係数を有限ビットに丸めた瞬間に極が単位円の外へ出て発振する危険があり、 特にFPGAの固定小数点実装では設計時の検証が要る。 さらに帰還路の丸め誤差が自己維持するリミットサイクル（入力がゼロなのに出力が振動し続ける現象）も IIR固有の厄介事である。

理由3: FIRはポリフェーズ分解できる（IIRはできない）。 第2.4.2節で見たとおり、FIRは「捨てる標本を計算しない」形に組み替えられ、 デシメーション時に計算量が 1/R になる。 ところがIIRは各出力が前の出力に依存するため、間引く標本も計算しないと次が計算できない。 マルチレート処理——すなわちSDRの信号経路の骨格——と本質的に相性が悪い。

理由4: FIRは並列化・パイプライン化しやすい。 FIRの各タップは独立に計算できるので、FPGAで乗算器を並べて1クロックで処理できる。 IIRは帰還があるため「前の出力が出るまで次が始められず」、 パイプライン段数を増やせない。結果として動作クロックの上限が帰還路の遅延で決まってしまう。 高いレートで回す入口側のフィルタにIIRが使えない理由がこれである。

ではIIRはSDRのどこにいるのか。実は消えたわけではなく、 「波形を通すフィルタ」ではなく「量を平滑する仕組み」として随所で使われている。 AGCの電力推定（第3.3.2節の p_est = (1−α)·p_est + α·|z|² は1次IIRである）、 ロック検出量の平滑（第3.1.7節）、DCオフセットの除去、SNR推定の移動平均などである。 これらは通過波形の位相を問わない用途なので、IIRの効率が素直に活きる。

そしてもっとも重要な事実を挙げる。第3.1章のPLLのループフィルタ自体がIIRである。 積分器 v += g2 * e は過去の出力を足し戻す帰還であり、定義上IIRにほかならない。 つまり「SDRの信号経路はFIR、制御と推定はIIR」という住み分けになっている。 IIRの安定性の議論（極の位置）が、そのままループの安定性の議論（第3.1.3節の B_n·T_s < 0.01 という制約）に対応していることも、いま見た理由2からうなずけるはずである。

以上を踏まえ、FIRの設計法の選択肢を整理する。

仕様の置き方にも定石がある。通過域リプルは復調ISIとして実装損失に効くので0.1 dB級に抑える。 阻止減衰は「折り返してくる雑音・妨害の許容量」から決める（60〜80 dBが相場）。 群遅延は直線位相FIRなら一定で(N−1)/2標本——同期ループの中に入るフィルタの遅延はループの 安定余裕を食う（第3.1章）ので、ループ内は短く、ループ外で贅沢に、が原則である。

2.4.6 レート連鎖 — 各アローで3つの数を言えるようにする

SDRで最初に身につけるべき規律を1つ挙げるなら、これである。 フローグラフのすべての線（アロー）について、3つの数を即座に言えるようにする。 ①その地点の標本化周波数 f_s、②その地点で信号が占めている帯域幅、 ③下流のブロックに渡した samp_rate の値。 この3つが言えれば、フィルタのcutoffもspsもループ帯域も機械的に決まる。 言えなければ、どこかで必ず破綻する。

なぜ意識しないと分からなくなるのか。第1.2章で述べたとおり、 ブロックの間を流れているのは裸の数列だけで、 「これは毎秒何標本のデータです」という情報は付いていない。 GRCで定義する samp_rate という変数も、 設計者がHzと正規化値を換算するために使う約束事にすぎず、 実際のデータ流と自動で一致するわけではない（第4.1.1節で再度扱う）。 レートを追跡するのは人間の仕事なのである。

追跡そのものは簡単で、掛け算と割り算だけである。 f_s が確定するのは起点（ハードウェア、または Throttle）であり、 そこから下流は各ブロックの interpolation と decimation の比だけで決まる。

第4.3章で作るPCM/PSK/PM受信機について、実際に書き出してみる。 設計時にこの表を作り、コードのコメントに残しておくのが本書の流儀である。

ここで単位が2回変わっていることに注目してほしい。 complexからfloatへの型変化（位相復調）と、標本からシンボルへの意味の変化（シンボル同期）である。 後者を橋渡しするのが次の1本の式で、これがSDRの世界と通信の世界をつなぐ蝶番になる。

sps（samples per symbol, 標本/シンボル）は、1つのシンボルの間に何個の標本があるかを表す。 R_s はシンボルレート［baud］である。そしてシンボルレートとビットレートの関係は

で結ばれる。M は変調の多値数（BPSKなら2で log₂M = 1、QPSKなら4で2）、 r_code は誤り訂正符号の符号化率（畳み込み(7,1/2)なら1/2）、 η_frame はフレームのオーバーヘッドを除いた効率である。

この式は逆向きに読むと設計上の意味を持つ。符号化を入れると、 同じ情報レートを送るためにチャネル側のシンボルレートが上がり、 占有帯域も必要な f_s も増える。畳み込み(7,1/2)なら2倍である。 「符号化はリンクバジェットを改善する」だけでなく「レート設計と帯域設計に波及する」 ——第5.3章のウォークスルーでこの効果を実際に扱う。

3番目のレート、スループットも忘れてはならない。これは変調とは無関係に、 標本化周波数とデータ型だけで決まる。

係数2はIQ（複素数1個＝実数2個）である。 524288 SPS を complex64（float32×2 = 8バイト）で扱えば毎秒4.2 MB、 USRPとの線上で otw_format="sc16"（16ビット整数×2 = 4バイト）にすれば毎秒2.1 MBになる。 この数字がUSBやEthernetの実効帯域を超えていれば、 どれほど計算が速くても標本は落ちる（第2.5.2節）。

最後に、f_s の下限を決めるもう一方の量——占有帯域——の見積りをまとめておく。 変調方式ごとに次の値を使う。

第4.3章の設計に当てはめると、f_sc = 65.536 kHz、R_b = 4096 bps なので 占有帯域は ±(65536 + 8192) = ±73.7 kHz、幅にして約148 kHz。 これに対し f_s = 524.288 kSPS は3.5倍であり、 AAFの遷移域とドップラによる移動分の余裕を含んだ選定になっている（第1.2.6節の選定表）。

各段で確認すべき不等式は、結局これ1本にまとまる。

左の不等号が「信号を削っていないこと」、右が「折り返していないこと」を保証する。 レート連鎖の表を書き、各段でこの不等式を検算する—— これがSDR設計の日常的な作業である。

章末演習

第2.5章SDRプラットフォームの解剖

2.5.1 処理の分担 — CPU / FPGA / ASIC / GPU

SDRの処理をどこで実行するかは、アルゴリズムの正しさとは別の、 しかし同じくらい重要な設計判断である。選択肢は4つあり、 「時間で分けるか、空間で分けるか」という軸で理解できる。

CPUは1つ（あるいは数個）の高速な演算器を、命令列に従って時間で使い回す。 クロックは3 GHz級と高いが、1クロックで実行できる乗算はSIMD命令を使っても十数個程度である。 仮に毎秒100×10⁶標本に120タップのフィルタを掛けるなら毎秒120億回の乗算が必要で、 これは汎用CPUの現実的な処理能力を超える。 一方でCPUは条件分岐・状態機械・可変長の処理・浮動小数点が自在であり、 プログラムを書き換えるだけで振る舞いを変えられる。

FPGA（Field-Programmable Gate Array）は、論理ブロックと乗算器（DSPスライス）と 配線を書き換え可能な形で敷き詰めたデバイスである。 クロックは100〜500 MHz程度でCPUより低いが、乗算器を数百〜数千個並べて空間的に同時に動かせる。 さらに各段の結果を次の段へ流し続けるパイプライン構成にできるので、 「毎クロック1標本を確実に処理し続ける」動作が保証される。 標本化周波数が高く、処理が固定的で規則的な区間——まさにDDCやCIC——はFPGAの領分である。 第2.4.5節で見たFIRの並列化しやすさが、ここで効いてくる。

ASIC（Application-Specific Integrated Circuit）は、 同じ回路を書き換え不能な専用チップとして焼き固めたものである。 FPGAの書き換え機構（配線スイッチや構成メモリ）が要らなくなるため、 同じ処理を数分の1の電力・面積で、より高いクロックで実行できる。 代償は柔軟性の喪失と、設計・製造の初期費用（NRE）が莫大なことである。 したがってASICが選ばれるのは「大量生産する」か「電力・面積が絶対制約」の場合に限られる。

ここでSDRの定義（第1.1.1節）と突き合わせてみてほしい。 信号処理をASICに焼き固めることは、SDRの利点そのものを捨てることに等しい。 打上げ後にプロトコルを更新できるという第1.1.3節の価値は、書き換え可能性から来ていたのである。 ところが現実のSDRはASICを大量に使っている——ただし使う場所が違う。 アナログフロントエンドの集積トランシーバIC、ADC/DAC、USBやEthernetのインタフェース、 そして携帯電話の基地局のように仕様が固まって数が出る用途の変復調部である。 「変わらない部分はASIC、変わる部分はFPGAとCPU」という切り分けが、 SDRという言葉の実体だと理解しておくとよい。

GPUはCPUとFPGAの中間にあり、同じ演算を大量のデータに一斉に適用する （データ並列）用途で圧倒的に速い。ただしホストとの間でデータを往復させる遅延が大きいので、 実時間の受信経路よりも、記録したデータの事後処理（第5.2.3節）や 大規模なFFT・相関に向く。

境界は固定ではなく、開発の段階によって動く。 研究開発期は「全部CPU（GNU Radio）」で正しさを確立し、 実時間性や電力が要求される段階でFPGAへ降ろし、 量産・究極の低電力が要るならASICへ——という順序が定石である。 この順序は第IV部の学び方の前提でもあり、第4.4.1節（Pythonで正しく→測って→遅い所だけC++） および第5.1.5節（フライトはFPGA、検証はGNU Radio）で繰り返し現れる。 なお搭載機器では、この選択にもう1つの軸——放射線への耐性——が加わる。 FPGAの型式（SRAM型・フラッシュ型・アンチヒューズ型）ごとに事情が違うので、第5.1.2節で扱う。

2.5.2 伝送路の算術 — 帯域は足りるか

デバイス→ホストのデータレートは f_{s} × 2(IQ) × B_{bytes}。 複素16ビット（4バイト/標本）なら、10 MSPSで40 MB/s、100 MSPSで400 MB/s。 USB 2.0（実効〜35 MB/s）、USB 3.0（実効〜300 MB/s）、1 GbE（〜110 MB/s）、10 GbE（〜1.1 GB/s）と 並べれば、「ホストへ何MSPS持って来られるか」はインタフェースで決まっていることがわかる。 持って来られない分はFPGA内のDDCで間引いてから送る——市販SDRの「最大帯域」の数字は ADCではなく伝送路の数字であることが多い。

2.5.3 バッファとオーバーフロー — SDRの故障モード

SDR特有の故障モードを1つ、名前と症状と対策で覚えてほしい。実機を触ると必ず出会う。

ホスト側の処理は汎用OS上のプログラムなので、他のプロセスに割り込まれたり、 メモリ確保に時間がかかったりして一瞬もたつくことがある。 その間もADCは止まらず標本を送り続けるので、受信バッファが溢れる。 溢れた標本は黙って捨てられる——これがオーバーフローで、 GNU RadioとUHD（USRPのドライバ）の組み合わせでは端末に「O」の文字が表示される。

深刻さは用途で大きく違う。テレメトリ受信なら、落ちた区間のビットが読めないだけで 一時的なBER劣化として済むこともある。しかしドップラ計測・測距・ΔDORでは致命的である。 これらは位相を連続的に積み上げて測る技術なので、 標本が1回落ちただけで位相の連続性が切れ、その測定は無効になる。

対策は4つある。①十分に間引く——伝送路と処理量に余裕を持たせる（前節の算術）。 ②実行環境を整える——プロセスの優先度を上げ、CPUコアを固定する。 ③バッファを深くする——一時的なもたつきを吸収させる。 ④まず記録し、後で処理する——実時間処理を諦め、ディスクに書き切ってから オフラインで解析する。④は敗北ではなくSDRの正当な戦術であり、 深宇宙の重要イベントではむしろ標準手段である（第5.2章のオープンループ記録）。

送信側では逆の現象が起きる。ホストが波形を供給しきれないと 送るデータがなくなり、送信波形が途切れる。これをアンダーフローと呼び、 端末には「U」が表示される。

2.5.4 タイムスタンプと同期 — 「いつの標本か」を運ぶ

研究用SDR（USRP等）は標本流に標本番号と時刻のメタデータを添付する機構を持つ。 内部カウンタを1PPS＋10 MHz基準（第1.4.6節）に同期させれば、 「標本#123456789 = UTC 12:00:00.000000」という対応が得られ、 指定時刻に送信を開始する（time_spec付きバースト送信）・複数デバイスの標本を時刻で揃える （多局受信・干渉計）ことができる。GNU Radioではこのメタデータがストリームタグとして ブロック間を流れる（第4.4章）。計測用SDRシステムの設計とは、信号経路と同じ真剣さで 「時刻の経路」を設計することである。

2.5.5 代表的プラットフォーム

第3.1章ディジタルPLLと搬送波同期

3.1.1 標準形 — 3つの部品と4行の差分方程式

まず「なぜ搬送波同期が必要か」を確認しておく。 受信した信号の位相を読むには、比較の基準となる「自分の側の位相」が必要である。 ところが送信側の発振器と受信側の発振器は独立に動いており、 さらにドップラで周波数がずれている。 基準がずれていれば、複素平面上で信号はぐるぐる回り続けて読み取れない。 そこで受信機の中に、相手の搬送波に位相を合わせ続ける発振器を持つ。それがPLLである。

ディジタルPLLは3つの部品でできている。

①位相検出器（PD, Phase Detector）。入力信号と自分のNCOとの位相差 e[n] を測る。 「どれだけずれているか」の測定器である。測り方は変調方式によって変わる（後述の表）。

②ループフィルタ。測った誤差 e[n] から、NCOの周波数をどう修正するかを決める。 比例（Proportional）と積分（Integral）の2経路を持つのでPI型と呼ぶ。 比例路は「いま生じているずれを即座に打ち消す」働き、 積分路は「ずれが続いているなら周波数そのものが違うのだと判断して覚え込む」働きをする。

③NCO（第2.3.2節）。ループフィルタの指示に従って回転速度を変える発振器。

実装は驚くほど短い。1標本ごとの処理は次の4行に尽きる。 この4行が本書で最も重要なコードである。

# z[n]: 入力複素標本, theta: NCO位相, v: 積分器, g1, g2: ループゲイン
y      = z[n] * np.exp(-1j * theta)      # NCOで逆回転（位相を剥がす）
e      = phase_detector(y)               # 位相誤差の推定（PDは方式で異なる）
v     += g2 * e                          # 積分路: 周波数誤差を記憶する
theta += g1 * e + v                      # 比例路 + 積分路 → NCOを進める

4行の意味を1行ずつ確認しよう。1行目は、入力にNCOの複素共役を掛けている。 第2.1.4節の周波数シフトで、これは「NCOの回転を打ち消す」操作である。 ロックしていればこの出力 y は回転が止まって静止した点になる。 2行目で、その静止具合（ずれ）を測る。 3行目で誤差を積分器 v に少しずつ溜め込み、 4行目でNCOの位相を「比例路の即時修正 ＋ 積分路が覚えた周波数」の分だけ進める。

アナログPLL（姉妹編第2.3.1節）と比べると、VCOがNCOに、 抵抗とコンデンサで作ったループフィルタがPIの2行に置き換わっただけで、 サーボ機構としての本質は同一である。だからアナログPLLの理論がそのまま使える。

ここで実務上とても重要な副産物に注目してほしい。 積分器 v の値は、周波数誤差の推定値そのものである。 ドップラによる周波数ずれは v が追いかけ、瞬間的な位相の揺らぎは比例路が処理する。 ということは、v を読み出せばそれがドップラ計測値になる。 アナログ時代は周波数を測るために別の測定器が必要だったが、 SDRでは同期ループの内部状態がそのまま計測データになる。 探査機の速度を測るという第3.4章・第5.2章の話は、この1つの変数から始まる。

残った部品は位相検出器である。これは変調方式によって変わるが、 どれも第2.1.4節の複素演算の組み合わせにすぎない。

3.1.2 ゲイン設計式 — B_n と ζ から g₁, g₂ へ

前節の4行のうち、決めていないのは g₁ と g₂ という2つの数だけである。 この2つが「ループをどれだけ強く反応させるか」を決める。 本節ではこれを回線設計から導出する方法を確立する。ここが本書の実装の要である。

直接 g₁, g₂ を決めるのではなく、まず物理的に意味のある2つの量を決める。

雑音帯域幅 B_n [Hz]。ループが「反応する周波数の幅」を表す量である。 B_n が広いほど素早く追従できるが、その幅に入る雑音を全部取り込んでしまう。 B_n の選び方が3.1.3節の主題で、回線のC/N₀から決まる。

減衰係数 ζ。過渡応答の形（行き過ぎて振動するか、なめらかに収束するか）を決める無次元量。 制御工学の標準的な選択である ζ = 1/√2 ≈ 0.707 を使えばよく、 これは「わずかに行き過ぎるが最も速く収束する」バランス点である。

この2つから g₁, g₂ を計算する式が次である。アナログの2次ループ理論を 離散時間に写像して得られるもので、導出は付録Cの文献（Rice）に譲る。

使い方を説明する。まず θ_n を計算する。ここで T_s は ループを回すレートの標本周期である（DDCで間引いた後のレートでループを回すなら、 そのレートの逆数を使う。ADCのレートではない点に注意）。 B_n·T_s は「1標本の間にループが何周期分反応するか」を表す無次元量で、 それを ζ で決まる係数で割ったものが θ_n、すなわち正規化されたループ帯域である。 θ_n が求まれば、残りの2式に代入するだけで g₁ と g₂ が出る。

暗算用の近似も覚えておくと便利である。ζ = 0.707 なら ζ + 1/(4ζ) = 1.061 なので

であり、さらに θ_n は通常 1 よりずっと小さいので、g₁, g₂ の式の分母はほぼ1になる。 したがって g₁ ≈ 2.83·θ_n、g₂ ≈ 4·θ_n² と概算できる。 設計値の桁を確認するのに使うとよい。

そしてここがGNU Radioとの接続点である。 Costas Loop、PLL Carrier Tracking、Symbol Sync といった 同期ブロックは、内部に共通の制御ループ実装（control_loopクラス）を持ち、 パラメータ loop_bw を受け取って上とまったく同じ式で内部ゲインを計算している （ζ は既定値0.707が使われる）。つまり

である。ネット上には「loop_bw は 2π/100 くらいにしておけばよい」といった経験則が流布しているが、 本書の読者はそれをしない。回線のC/N₀から必要な B_n を決め、 上の式で loop_bw を計算する。この手順を踏めば、 なぜその値なのかを設計審査で説明でき、条件が変わったときに正しく再計算できる。 第4.3章の受信機では、すべてのループのパラメータをこの方法で決める。

3.1.3 ループ帯域の選定 — 追従と雑音の綱引き

では B_n はどう決めるのか。基本の綱引きはアナログ時代と同じで、 3つの要素が競合する（詳細は姉妹編第2.3.2節）。

B_n を広くすると: ①ドップラの変化や発振器の位相雑音に素早く追従できる。 しかし②その帯域幅に入る熱雑音を全部取り込むので、 追尾している位相自体が雑音でぶれる（位相ジッタ σ²_φ = 1/ρ。 ρ はループSNRで、ρ = P_c/(N₀·2B_n) と計算される）。 さらに③位相のぶれが大きくなると、ある瞬間に1周期分ずれてしまう サイクルスリップが起き、その確率は ρ に対して指数的に悪化する。

したがって設計は「追従に必要な最小の B_n を選ぶ」ことになる。 深宇宙では追従すべきドップラの変化が予測で先に消せる（第3.4章）ので、 B_n を極めて狭く（数Hz〜数百Hz）取れる。これが微弱信号を掴める理由である。

SDR固有の考慮が2つ加わる。ここは実装で必ず問題になる箇所である。

考慮1: ループを回すレートも設計変数である。 B_n·T_s（1標本あたりのループ反応量）が大きすぎると、 離散化の影響でアナログの設計式から実際の挙動がずれていき、 0.1 に近づくとループは不安定化して発振する。 目安として B_n·T_s < 0.01 を守る。 一方でレートを無駄に高くすると計算資源を食うだけなので、 DDCで「ちょうどよい遅さ」まで間引いてからループを回すのが定石である。

考慮2: ループの中に遅延を入れると余裕を失う。 ディジタル実装では、ループの経路にフィルタの群遅延やパイプライン遅延が入り込む。 遅延が D 標本あると、位相余裕（安定性の余裕）を おおよそ 2π·B_n·T_s·D に相当する分だけ食われる。 B_n·T_s·D < 0.02 程度に収める。 第2.4.5節で「ループ内のフィルタは短く、ループ外で贅沢に」と述べたのは、この制約のことである。

3.1.4 残留搬送波PLL — PCM/PSK/PMの第1ループ

ここで本書の実装目標であるPCM/PSK/PM（第4.3章）に話を接続する。 この方式の受信は3つのループを縦に連ねた構造になる。 第1が搬送波PLL（本節）、第2が副搬送波のループ（第4.3章で実装）、 第3がシンボル同期（第3.2章）である。信号が3重に包まれているので、 外側から順に開けていくことになる（第4.3章冒頭の「三重の入れ物」の話）。

第1ループの相手は残留搬送波である。PCM/PSK/PMは位相変調だが、 変調指数 m を控えめにすると搬送波成分が消えずに残る。 残る割合は J₀²(m) というBessel関数で決まり（第4.3.1節）、 この「残った線」にPLLをロックさせる。振幅も位相も既知の純粋な正弦波なので、 位相検出器は最も単純な arg(y) で足りる（3.1.1節の表の1行目）。

設計上の要点は1つ、B_n を副搬送波周波数 f_sc よりずっと狭く取ることである。 理由を考えてみよう。搬送波PLLから見ると、±f_sc の位置にあるデータの側波帯は 「非常に速く振動する外乱」である。ループの反応帯域 B_n がそれよりずっと狭ければ、 速い外乱は平均されてループには見えない。 具体的には f_sc = 65.536 kHz に対して B_n = 30〜300 Hz を選べば、 2〜3桁の分離があり、データがPLLを乱すことはない。 周波数の分離によって、3つのループが互いに干渉せず共存できる—— これがPCM/PSK/PMという方式の設計思想である。

GNU Radioで使うブロックは PLL Carrier Tracking である。 このブロックは便利な出力を持っており、入力をNCOで逆回転した複素信号 （つまり3.1.1節の4行の1行目の結果）をそのまま出してくれる。 搬送波の回転が取り除かれた信号が得られるので、 あとは第2.1.4節の arg() を掛ければ位相変調の中身が読める。 設定すべきパラメータは loop_bw（＝θ_n、3.1.2節）と max_freq／min_freq で、後者は周波数の引き込み範囲を rad/sample という単位で与える（Hzから換算するには 2π/f_s を掛ける）。 この範囲はドップラ予測の残差の大きさに合わせる（第3.4章）。

3.1.5 CostasループとFLL — 抑圧搬送波の系

前節は「搬送波の線が残っている」場合だった。 高レートのBPSK/QPSK（抑圧搬送波方式、姉妹編第2.1.5節）では 電力をすべてデータに使うため搬送波の線が存在しない。 追いかける目印がないのに、どうやって位相を合わせるのか。

答えがCostasループである。発想は「データによる位相の反転を、 判定して取り除いてから位相差を測る」ことにある。 BPSKなら信号は0°か180°のどちらかにあるので、 実部の符号を見て「たぶん今は180°側だ」と判定し、その分を打ち消せば、 あたかも搬送波が残っているかのように位相誤差が測れる。 これが3.1.1節の表にあった sgn(Re(y))·Im(y) という式の意味である。 ゲイン設計は3.1.2節とまったく同じ式が使える。

代償が2つある。第一に、判定を含む位相検出器は低SNRで判定を誤るため、 実効的なループSNRが理論値より下がる。この劣化を二乗損失と呼ぶ（姉妹編第2.3.10節）。 第二に、位相の絶対的な基準がないので、180°反転した状態でもロックしてしまう （BPSKなら2通り、QPSKなら4通りの曖昧性がある）。 これはフレーム同期の段階で解決する——第4.3.5節のデフレーマが 「反転したASMも探す」実装になっているのはこのためである。

もう1つ、PLL全般の弱点にも触れておく。PLLの引き込み範囲は狭い （おおよそ B_n の数倍）。初期の周波数誤差がこれを超えていると、 ループは永久にロックしない。対処は2つある。

対処A: FFTで粗く探す（3.1.6節）。周波数軸上でピークを探し、 NCOの初期値をそこに置いてからループを起動する。

対処B: FLLを前置する。FLL（Frequency Locked Loop）は位相ではなく 周波数の差そのものを検出するループで、引き込み範囲がPLLよりずっと広い。 GNU Radioの FLL Band-Edge は、整形フィルタの帯域の左端と右端の エネルギーを比べ、どちらに偏っているかから周波数のずれを推定する実装で、 シンボルレートの数%程度のずれまで引き込める。

実務では「FLLで周波数を数百Hz以内に詰め、そこからPLL/Costasで位相を掴む」 という2段構えにする。担当する範囲を重ねておくのが設計の要点で、 この考え方は第3.4.3節でさらに3段に拡張される。

3.1.6 捕捉 — FFT粗推定と掃引

深宇宙運用の捕捉（姉妹編第2.3.4節）はSDRでは2通りに実装できる。

(a) FFT捕捉。N点のFFTを取ると、周波数軸が f_s/N の幅の「ビン」に分割される。 残留搬送波方式なら電力スペクトルにピークが立つので、 その位置を探せば周波数が f_s/N の精度で即座にわかる。 Nを大きくすれば（＝長く積分すれば）分解能が上がり、 より微弱な搬送波も雑音から浮き上がってくる。

ただし積分長には上限がある。ドップラで周波数が動いていると、 積分中にピークが複数のビンにまたがって滲んでしまうからである。 条件は「ドップラレート × 積分時間 < ビン幅」であり、 これを超えると長く積分しても感度は上がらない（演習3.1-2で実際に計算する）。

抑圧搬送波（BPSK）の場合はピークがないが、 信号を2乗してからFFTを取ると 2f₀ の位置に線が立つ（2乗法）。 位相反転が2乗によって打ち消されるためである。

実装はごく短い。記録した複素標本をNumPyで読み、np.fft.fft を掛けて np.argmax でピーク位置を求め、その周波数をNCOの初期値に設定するだけである。 専用ハードウェアの時代には考えられなかった捕捉戦略の自由度—— たとえば「見つからなければFFT長を倍にして再挑戦する」といった適応動作が 数行で書ける——がSDRの大きな価値である。

(b) 掃引: NCO周波数を予測中心から線形に掃く古典戦術。SDRではNCOに ランプを足すだけで実装でき、掃引レートの上限則 |df/dt| ≲ B_n²/π（ρが十分高いとき）も そのまま適用できる。地上局互換の運用（アップリンク掃引をトランスポンダが掴む—— 姉妹編第2.3.9節）を模擬する試験治具（第5.3章）では、この掃引プロファイル生成が ソフトウェアの仕事になる。

3.1.7 ロック検出とサイクルスリップ監視

受信機は「掴んでいるか、外れているか」を自分で判断して外に伝える必要がある。 運用者が画面を見て判断するためにも、自動化スクリプトが分岐するためにも、 そして計測データの品質を保証するためにも要る。

残留搬送波の場合、定石は次のロック検出量を計算することである。

考え方はこうである。PLLがロックしていれば、位相を剥がした後の信号は 実軸（I軸）上に寄るので I² が大きく Q² は小さく、L は1に近づく。 ロックしていなければ信号は複素平面上をぐるぐる回り、 I² と Q² の平均が等しくなって L は0に近づく。 ⟨·⟩ は時間平均を表し、実装では1次IIRフィルタ（時定数はループ時定数の数倍）で 平滑してから閾値と比べる。Costasループの場合は、 判定誤差の分散 ⟨|e|²⟩ が十分小さくなったことでロックを判定する。

もう1つ監視すべきものがサイクルスリップ（3.1.3節）である。 これは位相が1周期分飛ぶ現象で、積分器 v の不連続な跳びや、 位相を連続値に展開（unwrap）したときの 2π のジャンプとして検出できる。

ここで計測系としての作法を強調しておく。スリップが起きた区間の位相データは 使ってはならない。したがって計測データには必ず品質フラグを添えて出力する—— いつロックし、いつ外れ、いつスリップしたかを時系列で記録する。 値だけを並べたデータは、後から誰も信用できない（第5.2章・第5.3.7節）。

章末演習

第3.2章シンボル同期と整合フィルタ

3.2.1 問題の構造 — 位相ループと同型

解くべき問題を明確にしよう。ADCは f_s の等間隔で標本を取っているが、 その時刻はシンボルの中心とは無関係である。 判定に使いたいのは各シンボルの中央——雑音に対して最も余裕のある瞬間の値だが、 その瞬間がどこかは受信側には分からない。 送信側の時計と受信側の時計は独立で、しかもドップラでずれ続けるからである。 そこで信号自身から「いま何割の位置にいるか」を推定し続ける仕組みが必要になる。

朗報は、これが前章のPLLとまったく同じ構造の問題だという点である。 追いかける対象が搬送波の位相からサンプリング位相 τ に変わっただけで、 「誤差を測る → PIフィルタを通す → 制御対象を動かす」というサーボの形は同一で、 3.1.2節のゲイン設計式もそのまま使える。 新しく学ぶべきものは、誤差の測り方（TED、3.2.2節）と 制御対象である補間器（3.2.3節）の2つだけである。

ただし流儀の違いが2点あり、これを知らないと数値が合わない。

違い1: ループはシンボルレートで回る。 3.1.2節の設計式に出てくる T_s を、ここではシンボル周期 T_sym に読み替える。 GNU Radioの Symbol Sync の loop_bw もシンボル正規化された値である。 常用域は B_n·T_sym = 0.01 前後で、たとえばよく見かける loop_bw = 0.045 という設定は B_n ≈ 0.048/T_sym を意味している （シンボルレートの約5%の帯域でループが反応する、ということ）。

違い2: TEDの感度で正規化が必要。 誤差検出器は方式ごとに「ずれ1単位あたり何ボルトの誤差を出すか」という感度 （S字カーブの傾き、K_ted と書く）が異なる。 感度が2倍違えば実効的なループ帯域も2倍ずれてしまうので、 ゲインを K_ted で割って揃える必要がある。 これが Symbol Sync の ted_gain パラメータである。 既定値1.0のまま使うと実効 B_n が設計値からずれるので、 精密な設計をするときは変調方式・TED・整形係数ごとの値を GNU Radioのドキュメント記載の表から引くこと。 実用上は、ずれても数倍以内なので動作はする—— ただし「なぜ収束が想定より速い/遅いのか」を説明できないときは、ここを疑う。

3.2.2 タイミング誤差検出器（TED）の実装比較

PCM/PSK/PM受信機（第4.3章）では、副搬送波復調後のBPSKストリームにGardnerを使う。 副搬送波Costasの位相が多少ふらついてもタイミングが取れる（搬送波位相無感性）ため、 ループの立ち上げ順序に神経を使わなくて済むからである。

3.2.3 補間器 — 「標本の間」の値を作る

TEDが「読み取り時刻を τ だけずらせ」と言ってきたとしよう。 ところが標本は f_s の格子上にしか存在せず、その中間の時刻の値は手元にない。 存在しない時刻の値を作り出すのが補間器の仕事である。

実装は第2.4.4節で学んだポリフェーズ補間器そのものである。 標本間を n 等分した各位置に対応する分数遅延フィルタを用意しておき、 τ に対応する枝を選んで適用する。 タイミングの分解能は 1/n シンボルになるので、n = 128 なら シンボル周期の128分の1の精度で読み取り時刻を制御できる。

Symbol Sync ブロックでは補間器の方式を選べる。 既定はMMSE 8タップ補間器（8点から最小二乗誤差で中間値を推定する方式。手軽で高性能）、 もう1つがポリフェーズフィルタバンク（n_filters 本の枝を持つ方式）である。

後者には大きな利点がある。整合フィルタ（RRC、3.2.4節）を補間器に兼務させられるのである。 考えてみれば、整合フィルタも補間器も分数遅延も、すべて「係数を掛けて足す」FIRフィルタである。 ならば1つのフィルタバンクに全部の役目を持たせればよい。 こうすると「波形整形＋任意時刻の読み出し＋シンボルレートへの間引き」が 1個の機構にまとまり、計算量も構造も最小になる。 信号処理の実装として非常に美しい設計で、fred harrisの教科書（付録C）が詳しい。

3.2.4 整合フィルタ — NRZは積分、整形パルスはRRC

読み取る時刻が決まっても、まだ最良の判定にはならない。 1点の瞬時値だけを見るのではなく、1シンボル区間の情報を全部使うほうが有利である。 雑音に対して最も有利な取り出し方は理論的に決まっており、 それが整合フィルタ（送信パルスと同じ形をテンプレートとして照合するフィルタ、 姉妹編第2.4.1節）である。形が波形によって変わるので、2つの代表例を押さえる。

ケース1: NRZ矩形パルス（PCM/PSK/PMの伝統的な選択）。 1シンボルの間ずっと同じ値を保つ矩形波なので、整合フィルタも矩形、 すなわちシンボル区間で値を足し合わせる（積分する）操作になる。 これを積分・ダンプ（integrate and dump: 1シンボル分積分して、読み出したらリセット）と呼ぶ。 ディジタル実装は極めて簡単で、「sps点の移動平均を取り、シンボル時刻で間引く」に等しい。 GNU Radioなら係数 [1/sps]*sps のFIRフィルタ1個で書ける。 実際の信号は帯域制限を受けて角が丸まっているが、それでも損失は0.2 dB級にとどまるため、 深宇宙の低レート回線では今も現役の構成である。

ケース2: RRC整形（抑圧搬送波の高レート系で使う）。 矩形パルスは帯域を無駄に広く使うので、高レートでは あらかじめ帯域を絞った滑らかな波形（レイズドコサイン特性）を使う。 その特性を送信側と受信側で分担して持つのが定石で、 それぞれが「ルート（平方根）」を担うのでRRC（Root Raised Cosine）と呼ぶ。 送信でRRC、受信でRRCを掛けると合わせてレイズドコサインになり、 判定時刻でのシンボル間干渉がゼロになる（姉妹編第2.4.2節）。

GNU Radioでは係数を firdes.root_raised_cosine(gain, samp_rate, sym_rate, alpha, ntaps) で生成する。 パラメータ選びの目安は2つ。ntaps（フィルタ長）はシンボル8〜11個分×sps ——短すぎると波形の裾を切り落としてしまい干渉が残り、長すぎると計算量と ループ内遅延（3.1.3節の考慮2）が増える。 α（ロールオフ係数、帯域と波形の滑らかさのトレード）は衛星系では0.25〜0.5が相場で、 CCSDSの整形規定に従う場合はその値を使う。

3.2.5 sps（標本/シンボル）の選び方

1シンボルあたり何標本（sps, samples per symbol）で処理すべきか。 直観では「多いほど正確」と思えるが、実際には必要なspsは意外に少ない。 Gardner TEDなら2、M&Mなら1で足りる。 余裕を見て4以上にするのは、多くの場合ただの計算の無駄である （波形を目で見て確認したいデバッグ時は別の話）。

さらに実務で重要な事実がある。spsは整数である必要がない。 前節の補間器は任意の実数位置の値を作れるので、 f_s とシンボルレートの比が半端な値でも——さらにドップラでその比が 時間変化していても——ループはそのまま追従する。 第4.3章の受信機や演習で「31.25 kSPS ÷ 4096 baud = sps 7.63」のような 半端な値を平気で使うのはこのためである。 装置側のレートの都合（第4.5.1節）を、同期器が吸収してくれる、と理解すればよい。

3.2.6 実装の落とし穴チェックリスト

章末演習

第3.3章AGCと信号レベル管理

3.3.1 二層のレベル管理

第一層（アナログ利得）の使命はADCのローディング（第1.3.5節）である。 入力の雑音＋信号の実効値を −12 dBFS 級に置き、LSBを雑音が数カウント揺らす状態を作る。 USRPなら set_gain() で設定するRF/IF利得がこれで、動かすのは設定時だけ、 運用中は固定が計測系の作法である（利得を動かすと振幅計測の連続性と較正が壊れる）。 深宇宙受信は信号がフェージングで暴れる世界ではないので、これで十分成立する。

第二層（ディジタルAGC）の使命は後段アルゴリズムの動作点合わせである。 Costasループのゲインは入力振幅の2乗に、判定閾値は振幅に比例して変わるため、 振幅を基準値（普通1.0）に正規化してから同期ループ群に渡す。 これは情報を何も足さないが、ループゲインを設計値どおりに保つために必須である。 第3.1.2節のg₁, g₂は「入力振幅1」を前提に導いたことを思い出してほしい。

3.3.2 ディジタルAGCの差分方程式

# 参照電力 ref に向けて利得 g を指数追従させる（AGCループ）
p_est = (1 - alpha) * p_est + alpha * abs(z[n])**2   # 電力推定（1次IIR）
g     = g + mu * (ref - p_est * g**2)                # 誤差で利得を更新
out   = g * z[n]

時定数（alpha, mu）の選定則はループ一般と同じで、信号のどの変動を「追い」、 どれを「保存」するかで決める。搬送波・副搬送波・データの変調は保存すべき情報なので、 AGC帯域はシンボルレートよりずっと遅く（時定数で数百〜数千シンボル）、 一方で運用中の緩やかなレベル変動（仰角変化・降雨・指向誤差: 秒スケール）よりは速く取る。 深宇宙用なら時定数0.1〜1秒が定番である。

3.3.3 GNU RadioのAGCブロック使い分け

深宇宙的な注意を1つ。C/N₀が低い信号では標本の電力はほぼ雑音で決まるため、 AGCは実質「雑音を1.0に正規化する装置」になる。これで問題ない—— 同期ループが見る信号振幅は C/N が決めるので、基準が雑音でも設計は成立する。 ただしBER較正（第5.3章）では「信号振幅」と「雑音振幅」を別々に知る必要があるので、 AGC後の値だけからE_b/N₀を出そうとしてはいけない（SNR推定器を別に置く）。

3.3.4 レベル起因の不具合パターン

第3.4章ドップラ補償

3.4.1 量の見積り — 敵の大きさを知る

ドップラシフトは f_d = (v/c)·f_c。X帯下り 8.45 GHz で主な寄与は、

絶対量は数百kHzに達するがレートは小さい、が深宇宙の特徴である （LEOはその逆で、レートが厳しい）。そして深宇宙では軌道決定により 予測（predicts）が数Hz〜数十Hzの精度で事前に手に入る。この非対称性が戦略を決める。

3.4.2 戦略1 — 予測ステアリング（深宇宙の本命）

基本のアイデアはこうである。予測できる分は受信機の側から先に引き算しておき、 同期ループには「予測しきれなかった残り」だけを追わせる。

具体的には、時刻ごとの予測ドップラ f_pred(t) の時系列を用意する。 入手方法は、局が発行する追尾予報（predicts）を使うか、 SPICE（NASAの軌道計算ライブラリ）やGMATなどで視線速度を自分で計算する。 この時系列でNCOの周波数を走らせれば、受信信号のドップラはほぼ打ち消される。

実装は3通りあり、精度と手軽さで選ぶ。

①USRPのハードウェア側で補正する。デバイス内蔵DDCの周波数を、 タイムスタンプ付きコマンドで逐次更新する（第4.5.4節）。 更新間隔ごとの階段状の補正になるが、ホスト側の処理は要らない。

②ホスト側のDDCで補正する。Frequency Xlating FIR Filter の center_freq をメッセージで更新する。細かく制御できる。

③専用の補正ブロックを使う。予測周波数の時系列を複素VCOに流し込んで乗算する。 gr-satellitesの Doppler Correction ブロックがこの型で、 時刻タグ付きの予測ファイルを読み、位相を連続に保ったまま補正してくれる。

どの方法でも本質的に効いているのは第2.3.2節の性質、 すなわちNCOは位相の連続性を保ったまま周波数を変えられることである。 アナログのシンセサイザで周波数を変えると位相が飛ぶが、 位相アキュムレータは回り続けるので飛ばない。だから計測に使える。

この方法の効果を確認しよう。補正後に残るのは、予測の誤差（軌道決定の精度）と 探査機側の発振器のずれだけであり、合わせて高々数百Hzである。 これなら B_n が数十Hzしかない極めて狭い計測用ループでも余裕で捉えられる。 決定論的に計算できる動きは決定論で消し、ループは確率的な残差の処理に徹させる—— これが2-wayコヒーレント運用によるドップラ計測の標準構成である。

3.4.3 戦略2 — 広域捕捉と自力追尾

予測が無い・信頼できない場面（初期捕捉直後、セーフモード探索、他機関支援）では、 ①FFTサーチ（第3.1.6節）で±数百kHzから搬送波を見つけ、 ②FLLで数百Hzまで詰め、③PLLに引き渡す、の3段ロケットを組む。 各段の受け持ち範囲が重なるように設計する（FFT分解能 ≪ FLL引き込み範囲、 FLL残差 ≪ PLL引き込み範囲）。全段ソフトウェアなので、 「見つからなければFFT長を倍にして感度を上げる」といった適応戦略も書ける。 これはハードウェア受信機に対するSDRの決定的な優位である。

3.4.4 戦略3 — 記録して事後補正

オープンループ記録（第5.2章）してから、後処理でドップラを剥がす。 事後なら軌道決定後の精密な再構成ドップラが使え、非因果処理（前後の標本を全部見る平滑化）も できるため、リアルタイム処理より常に高品質である。掩蔽・着陸のような 一発勝負のイベントで記録が標準運用になっている理由がこれである。 実装は「記録IQ → 予測位相 φ_pred(t) を掛けて exp(−jφ_pred) → 残差を狭帯域処理」。

3.4.5 忘れられがちな相棒 — レートドップラ

ドップラは搬送波だけでなくすべての時間軸を同率で伸縮させる。 シンボルレートも副搬送波周波数も v/c だけずれる（10⁻⁴なら4096 baudで0.4 baud）。 搬送波を完璧に補正してもタイミングは別途ずれ続けるので、 ①シンボルループのmax_deviationに織り込む（第3.2.6節）か、 ②予測レートで再標本化（Polyphase Arbitrary Resamplerの比を時変させる）してから 復調するか、を選ぶ。2-wayコヒーレント運用ではさらに上り掃引の転写 （ターンアラウンド比倍された上りドップラ）まで見込む——姉妹編第2.3.12節の周波数管理表を SDRのNCO設定表に翻訳する作業が、運用準備の実務になる。

章末演習

第4.1章GNU Radioの実行モデル

4.1.1 フローグラフ = ブロック + 円環バッファ

GNU Radioで作るアプリケーションをフローグラフと呼ぶ。 信号処理の部品であるブロックを、データが流れる向きに線でつないだものである。

実行時に何が起きているかを知っておくと、不具合の原因を推論できるようになる。 実体は2つの要素からできている。ブロックごとに1本のスレッド（並行して走る処理の単位）と、 ブロックの間をつなぐ円環バッファ（データを一時的に溜める領域）である。 各ブロックは次の3ステップを延々と繰り返す。 ①上流のバッファに未処理のデータが溜まるのを待つ。 ②スケジューラがそのブロックの work() 関数を呼ぶ。 ③処理結果を下流のバッファへ書く。

この仕組みから、実務で効く帰結が3つ出てくる。順に見ていこう。

帰結(1): データ駆動である。 ブロックは時計に従って「毎秒何回」動くのではなく、データが来たら動く。 ということはフローグラフ全体の速度を決めるのは、 ハードウェア（USRPなど）がつながっていればその標本化周波数、 つながっていなければCPUの全力である。 ファイルやシミュレーションだけのフローグラフを動かすとCPU使用率が100%に張り付くのは、 バグではなくこの仕様のためである。 その暴走を抑えるために、あえて速度を制限する Throttle ブロックがある。 逆に、ハードウェアがつながっているフローグラフにThrottleを入れてはならない。 速度を決める要素が2つになって競合し、標本落ちの原因になる。 「Throttleは1つのフローグラフに1個だけ、しかもハードがないときだけ」と覚える。

帰結(2): samp_rate はただの申し合わせである。 ブロックの間を流れているのは裸の数列だけで、 「これは毎秒何標本のデータです」という情報はどこにも付いていない。 GRCで定義する samp_rate という変数は、 各ブロックのパラメータ計算（フィルタの設計、表示の周波数軸）に 設計者が使うための約束事にすぎず、実際のデータ流と自動で一致するわけではない。

ここから初学者の定番バグが生まれる。デシメーションで実際のレートが4分の1になったのに、 下流のブロックに元の samp_rate を渡してしまう—— するとフィルタの設計周波数も表示のスケールも全部ずれる。 レート変換をしたら、その下流に渡す値を必ず検算する習慣をつけること。

帰結(3): 背圧（バックプレッシャ）で全体がつながる。 下流のブロックが遅いとバッファが埋まり、上流のブロックは 書き込み先が空くまで待たされる。この「詰まりが上流に伝わる」性質を背圧と呼ぶ。 ファイルを読んで処理する場合は、これで全体が自然に減速するだけなので何も問題ない （実時間の3倍重い処理でも、3倍の時間をかけて正しく完走する）。

しかしハードウェアのソースは待ってくれない。 詰まればバッファが溢れて標本が捨てられる——第2.5.3節のオーバーフロー「O」である。 「O」を見たときの読み方はこうである。どこかのブロックが実時間に間に合っていない。 犯人は多くの場合、①タップ数×レートが最大のフィルタ（第2.4.3節の算術で当たりを付ける）か、 ②描画が重いGUIブロックである。

4.1.2 ブロックの種類とレートの規約

この区別は自作ブロック（第4.4章）で必須になるほか、既製ブロックの挙動理解にも効く。 たとえば Symbol Sync は「タイミングループの現在値に応じて消費標本数が揺れる」 generalブロックなので、上流に固定長を仮定する処理を置いてはならない。

4.1.3 ストリームタグ — 標本に貼る付箋

前節までで扱ったのは「数列そのもの」の流れだった。 しかし実務では、数列と一緒に運びたい付加情報がある。 「この標本はUTC 12:00:00 に取られた」「ここからフレームが始まる」といった情報である。 振幅の値に埋め込むわけにはいかないので、別の仕組みが用意されている。

1つ目がストリームタグで、特定の標本に貼り付く付箋である。 中身は（絶対標本番号, キー, 値）の3つ組で、 貼られた標本と一緒に下流へ流れていく。 レート変換ブロックを通るときは標本番号が自動で換算されるので、 間引いても補間してもタグは正しい位置に留まる。

代表的な用途を挙げる。①USRPが受信開始の標本に貼る時刻タグ rx_time ——これが第2.5.4節・第1.4.6節で述べたタイムスタンプの実体である。 ②送信バーストの開始と終了を示す tx_sob／tx_eob。 ③フレーム同期の相関器が「ここでASMを見つけた」と貼る位置情報。 ④パケット長 packet_len（可変長パケットを扱うブロック群が使う）。

「この標本は特別だ」という情報は、振幅に埋め込まずタグで運ぶ—— これがGNU Radio流の設計語法である。自作ブロック（第4.4.3節）でも同じ流儀に従う。

4.1.4 メッセージとPDU — 非同期の裏方

2つ目の仕組みがメッセージポートである。 タグが「標本にひも付いた情報」だったのに対し、メッセージは 標本の流れとは無関係に、任意のタイミングで送れる構造データである。 中身は辞書やベクトルなどを表現できるPMT（polymorphic type）という形式で運ばれる。

主な使い道は3つある。①フレームの受け渡し。 復調が終わってビット列になったら、それ以上「標本の流れ」として扱う意味がないので、 メタデータの辞書とバイト列を組にしたPDUという単位に変換して渡す。 ②制御。第3.4.2節の予測ドップラをNCOに送り込むような、動的なパラメータ変更。 ③外部連携。ソケット経由で他のプログラムとやり取りする。

設計の指針として覚えてほしいのは、標本の世界（ストリーム）で復調し、 ビットの世界（PDU）で解析するという分業である。 受信機の後半をPDU化しておけば、フレームの解析や統計処理を 普通のPythonコードとして自由に書ける（第4.4.4節でBER測定器を作る）。 2つの世界の橋渡しは Tagged Stream to PDU や PDU to Tagged Stream といったブロックが担う。

4.1.5 GRCとPythonの関係 — 生成コードを読む

GRC（GNU Radio Companion）で描いたフローグラフは、実行時に1本のPythonファイル （top_blockクラス）に変換される。生成コードの骨格は次で、 本書のコード例もこの形式で書く——GRCで作ったものとPythonで書いたものは等価であり、 パラメータ掃引・自動試験・長時間運用のスクリプト化はPython直書きの方が楽だからである。

from gnuradio import gr, blocks, analog, digital, filter
from gnuradio.filter import firdes

class rx_top(gr.top_block):
    def __init__(self):
        gr.top_block.__init__(self, "PCM/PSK/PM RX")
        # --- 変数（GRCのVariableに相当） ---
        self.samp_rate = samp_rate = 524288
        # --- ブロック生成（GRCの各ブロックに相当） ---
        self.src  = blocks.file_source(gr.sizeof_gr_complex, "iq.bin", True)
        self.agc  = analog.agc_cc(1e-4, 1.0, 1.0)
        # --- 接続（GRCの矢印に相当） ---
        self.connect(self.src, self.agc)

tb = rx_top()
tb.start()      # 各ブロックのスレッドが走り出す
tb.wait()       # ソースが尽きるまで（無限ソースなら永久に）待つ

変数をGUIから動かすとき、GRCは set_変数名() のコールバック連鎖を生成し、 影響するブロックのセッタ（set_frequency() など）を呼ぶ。 どのパラメータが実行中に変更可能かはブロックごとに決まっており （フィルタのタップは可、デシメーション比は不可、など）、 変更不可のものを動かすにはフローグラフの stop→再構成→start が要る。

4.1.6 デバッグの道具箱

第4.2章主要ブロックの解剖

4.2.1 信号源と算術 — 素材のブロック

4.2.2 フィルタ系 — firdesと3つの実装形

フィルタ関連は「タップ設計（firdes）」と「実行形（FIR/FFT/Xlating）」を分けて理解する。

from gnuradio.filter import firdes
# LPF: (gain, samp_rate, cutoff, transition, window)  → 第2.4.5節の窓関数法
taps_lp  = firdes.low_pass(1.0, 524288, 6000, 6000, firdes.WIN_HAMMING)
# RRC: (gain, samp_rate, symbol_rate, alpha, ntaps)   → 第3.2.4節
taps_rrc = firdes.root_raised_cosine(1.0, 32768, 4096, 0.35, 8*11)
print(len(taps_lp))  # タップ数を必ず確認する習慣を（計算量=タップ数×レート）

ここで実装上もっとも間違いやすい点を確定させる。 「firdes に渡す samp_rate は、どの地点のレートか」がブロックによって違う。 第2.4.6節のレート連鎖と併せて、次の3つの規則として覚えること。

規則1: デシメーションするFIRは、入力レートで設計し、出力ナイキストに収める。 GNU Radioのデシメーティングフィルタは入力レートでフィルタしてから間引くので、 taps は入力レートで設計する。ただし cutoff が満たすべき条件は出力側のナイキスト周波数である。

fs_in  = 524288
decim  = 16
fs_out = fs_in / decim          # = 32768 → ナイキストは 16384 Hz
# tapsは入力レート fs_in で設計するが…
taps = firdes.low_pass(1.0, fs_in, 6e3, 6e3)
# …cutoff + transition ≤ fs_out/2 を必ず自分で検算する: 6k + 6k = 12k ≤ 16384 ✓

この検算を怠ると、フィルタ自体は正常に設計されるのに、 間引いた瞬間に折り返す。firdes は cutoff が入力ナイキストを超えたときだけ例外を出し、 「出力ナイキストを超えている」ことは検出してくれない——ここは人間が守る箇所である。

規則2: 補間するFIRは、出力レートで設計し、gainに補間比を入れる。 デシメーションと逆で、taps は補間後（＝出力）のレートで設計する。 さらにゼロ挿入によって振幅が 1/L に落ちるため、これを打ち消すよう gain に interpolation の値を入れる。

interp = 4
taps = firdes.low_pass(interp, fs_in*interp, fs_in/2*0.9, fs_in/2*0.2)
#                      ↑gain=L    ↑出力レートで設計   ↑cutoffは元のナイキスト以下

gain を 1 のままにすると出力振幅が L 分の1になり、 「理由もなく信号が小さい」「AGCが妙な値に張り付く」という症状になる。

規則3: Xlating FIR の center_freq は「入力レートにおけるHz」である。 freq_xlating_fir_filter は center_freq に指定した周波数を0 Hzへ引き寄せる。 渡す値は入力レートの座標系におけるベースバンド周波数（第2.2.5節の第2の座標系）であり、 taps も入力レートで設計する（cutoffの条件は規則1と同じ）。 Rational Resampler は taps を空欄にすれば規則1と2を自動で満たすフィルタを設計するので、 迷ったらまずこれを使う。Polyphase Arbitrary Resampler の prototype filter は nfilts × f_s のレートで設計する（firdes.low_pass(nfilts, nfilts*fs, ...)）。

最後に、フィルタを持たない間引き・補間ブロックの存在も知っておく。 Keep 1 in N は素の間引き（折り返す）、Repeat は素のゼロ次ホールド（イメージが残る）である。 通常は避けるべきだが、第4.3.3節の送信機では Repeat を意図的に使っている—— あそこで作りたいのはNRZ矩形パルスそのものなので、階段状の波形が正解なのである。 「フィルタなしの間引き・補間を使うときは、それが意図であると言えること」が使用条件になる。

レートと単位に起因する不具合は、症状から原因をほぼ一意に逆引きできる。 実装中に手元に置いておく表として掲げる。

4.2.3 同期系 — 第III部の実行形式

PLL Carrier Tracking（analog.pll_carriertracking_cc(loop_bw, max_freq, min_freq)）: 残留搬送波用PLL（第3.1.4節）。入力をNCO共役で回した複素信号を出力する＝ ロック後は搬送波が実軸DCに立ち、PM成分が位相に残る。loop_bw = θ_n（第3.1.2節）、 max/min_freqはrad/sample単位の引き込み限界（Hz×2π/f_sで換算）。 姉妹ブロックに、位相まで剥いだ搬送波レプリカを出す PLL Refout、 周波数推定値を出す PLL Freq Det がある。

Costas Loop（digital.costas_loop_cc(loop_bw, order)）: 抑圧搬送波用（第3.1.5節）。order = 2がBPSK、4がQPSK。位相検出器は3.1.1節の表の判定型。 出力は位相補正済み複素ストリーム。診断端子（frequency/phase/error）を持ち、 frequency出力×f_s/2πが搬送波（本書の用法では副搬送波）残差周波数の実況値になる。

Symbol Sync（digital.symbol_sync_ff/cc(TED, sps, loop_bw, damping, ted_gain, max_dev, osps, ...)）: タイミング同期の統合ブロック（第3.2章）。 TED_GARDNER/TED_MUELLER_AND_MULLER等を選び、補間器（既定MMSE 8タップ）と ループを内蔵する。spsは実数でよい。osps = 1で判定時刻の1点だけを出す。 loop_bwはシンボル正規化θ_n、max_devはクロック相対誤差の想定（第3.2.6節）。

FLL Band-Edge（digital.fll_band_edge_cc(sps, alpha, ntaps, loop_bw)）: 整形済みBPSK/QPSKの周波数誤差をシンボルレート数%まで引き込む前置ループ（第3.1.5節）。 PCM/PSK/PM（残留搬送波が見えている）では不要だが、抑圧搬送波系では標準装備。

4.2.4 判定・ビット系 — 標本からビットへ

4.2.5 gr-satellites — 車輪を再発明しない

衛星・宇宙機のテレメトリ受信に必要な部品——各種デフレーマ、CCSDS 畳み込み/RS/LDPC復号、リアルタイムのドップラ補正、RMS AGC——を集めた OOTモジュールが gr-satellites である。第4.3章では原理学習のため 同期系を素のブロックで組むが、フレーム層から先（ASM探索→復号→パケット出力）は gr-satellitesのコンポーネント（Sync and create packed PDU、 CCSDS deframer等）を使うのが実務的である。 自分のフレーム形式が既製と合わない部分だけ自作する（第4.4章）—— この「境界の見極め」自体が研究ツール開発の重要スキルである。

第4.3章PCM/PSK/PM変復調の完全実装

4.3.1 規格の信号定義

JAXAの宇宙機RF通信設計標準（JERG-2-401、CCSDS 401勧告と整合）が定める テレメトリ変調の中核がPCM/PSK/PMである。まず信号の姿を数式で確認する。

記号を1つずつ確認しよう。f_c は搬送波周波数（例: 2.2 GHz）。 d(t) は送りたいデータで、値は +1 か −1 のどちらか （ビット1を+1、0を−1に対応させるNRZ-Lというラインコードを使う）。 f_sc は副搬送波周波数（例: 65.536 kHz）で、正弦波である。 m は変調指数で、位相をどれだけ大きく振るかをラジアンで表す。 cos の中身（位相）を見ると、搬送波の回転 2πf_c t に、 m·d(t)·sin(2πf_sc t) という揺れが足されている。 つまりデータで符号が反転する正弦波の分だけ、搬送波の位相が揺らされている—— これが「NRZデータで副搬送波をBPSKし、それで搬送波を位相変調する」という言葉の中身である。

この信号を第2.1.2節の複素包絡線で書き直すと、扱いやすい形になる。

ここで重要な性質に気づいてほしい。指数関数の肩が純虚数なので、 |z| = 1、すなわち振幅が常に一定である（定包絡線と呼ぶ）。 振幅が変化しないということは、増幅器を飽和領域（最も効率の良い動作点）で 使っても波形が歪まないことを意味する。 電力が貴重な探査機にとってこれは決定的な利点であり、 PM系の変調が宇宙機で使われ続ける理由の1つである（姉妹編第2.1章）。

次に、送信電力がどう配分されるかを見る。位相変調された信号を Bessel関数で展開すると、搬送波成分とデータ成分の割合が次のように決まる。

P_T が全電力、P_c が搬送波（0 Hzに残る線）の電力、P_d がデータ側波帯の電力である。 J₀, J₁ は第1種Bessel関数で、m を与えれば数表や計算ライブラリから値が出る。 残りの電力は副搬送波の高調波（3f_sc, 5f_sc の位置に J₃², J₅² の割合で）に漏れる。

この式が意味するのは、変調指数 m という1つのつまみで、 搬送波（＝計測に使う）とデータ（＝通信に使う）への電力配分を決められるということである。 m を小さくすれば搬送波が強く残り計測が有利、大きくすればデータが有利になる。 m = 2.405 で J₀ がゼロになり搬送波が完全に消える——残留搬送波方式が成立する上限がここである。 この配分設計が4.3.2節の中心的な決断になる。

設計標準が課す主な制約を表にまとめる （数値は代表例である。実設計では対象ミッションのRF-ICDと規格原文に必ず拠ること）。

4.3.2 設計パラメータの決定 — 数値に根拠を持たせる

ここからが実装である。ただしコードを書く前に必ず設計表を作る。 本節の2つの表——パラメータ表とループ表——が、次節以降のコードに現れる すべての定数の出所になる。逆順（とりあえず動かしてから値を調整する）で進めると、 なぜその値なのか誰も説明できない受信機ができあがり、条件が変わった時に破綻する。

実装例として次のリンクを想定する。小型技術実証機と大学局を意識した控えめな値だが、 比率の構造は深宇宙でもそのまま通用する。

次に、この前提から3つのループ（第3.1.4節）のパラメータを決める。 手順は各ループについて共通で、次の4段階である。 ①そのループが使える電力を求める（電力配分の式から）。 ②必要な追従速度から B_n を仮に決める。 ③ループSNR ρ = P/(N₀·2B_n) を計算し、必要値（残留搬送波PLLなら17 dB程度が目安）を 満たしているか検算する。満たさなければ B_n を狭める。 ④第3.1.2節の式で loop_bw（＝θ_n）に換算する。

最後に、この設計で通信が成立するかを確認する。 データが受け取るエネルギーは、全電力のうちデータ配分の分を、ビットレートで割ったものである。 dBで積み上げると

すなわち 55 − 3.0 − 36.1 = 15.9 dB が得られる。 符号化なしのBPSKでビット誤り率 10⁻⁵ を達成するのに必要なのは 9.6 dB なので、 余裕は+6.3 dB。実装損失（第1.3.8節・第5.3.5節で積み上げる1 dB強）を 差し引いても十分に成立する。ここまで確認できたら、コードを書き始めてよい。

4.3.3 送信機の実装

送信機は4.3.1節の定義式をそのまま部品に置き換えるだけで作れる。 信号の流れは次のとおりである。 まずフレーム化されたビット列を用意し、それを ±1 のNRZ波形にする。 次にその波形と副搬送波 sin(2πf_sc t) を掛ける（これでBPSK変調された副搬送波ができる）。 最後にそれを位相変調器 e^{jm(·)} に通せば、複素包絡線 z(t) が完成する。 あとはUSRPに渡せば実際の電波になる。

まずフレームを作る補助スクリプト。CCSDS TMフレームの骨格（ASM + 一連番号入りペイロード）を 生成する。符号化（畳み込み・RS）を入れる場合はこの段に挿入する（4.3.6節）。

# make_frames.py — ASM付きテレメトリフレーム列を生成（試験用: 中身はカウンタ+PN）
import numpy as np
ASM   = bytes.fromhex("1ACFFC1D")          # CCSDS付加同期マーカ（姉妹編2.4.5節）
FLEN  = 223                                 # 情報部長[byte]（RS(255,223)の情報長に合わせた例）
rng   = np.random.default_rng(2)
with open("frames.bin", "wb") as f:
    for i in range(2000):
        payload = bytearray(rng.integers(0, 256, FLEN, dtype=np.uint8))
        payload[0:2] = i.to_bytes(2, "big")   # 先頭2byteに一連番号（受信側で欠落検出）
        f.write(ASM + bytes(payload))
# 注: 実規格ではランダマイザ・誤り訂正符号をASMの後段に適用する。4.3.6節参照。

送信フローグラフ本体。1行ごとに「第何章のどの式か」を注記した——本書の流儀である。

# tx_pcm_psk_pm.py — PCM/PSK/PM送信機（GNU Radio 3.10）
from gnuradio import gr, blocks, analog, digital
import numpy as np

class tx_top(gr.top_block):
    def __init__(self, to_usrp=False):
        gr.top_block.__init__(self, "PCM/PSK/PM TX")
        # ---- 設計パラメータ（4.3.2節の表） ----
        self.samp_rate = fs   = 524288      # 128 samp/bit
        self.bitrate   = rb   = 4096
        self.f_sub     = fsc  = 65536       # 16 cycle/bit（整数比制約）
        self.mod_index = m    = 1.2         # J0²=−3.5dB / 2J1²=−3.0dB
        sps_bit = fs // rb                  # = 128

        # ---- ビット列 → NRZ-L ----
        self.src    = blocks.file_source(gr.sizeof_char, "frames.bin", True)  # repeat=True
        self.unpack = blocks.packed_to_unpacked_bb(1, gr.GR_MSB_FIRST)        # byte→bit(MSB先)
        self.nrz    = digital.chunks_to_symbols_bf([-1.0, +1.0])              # 0→−1, 1→+1
        self.rept   = blocks.repeat(gr.sizeof_float, sps_bit)                 # NRZ矩形パルス

        # ---- 副搬送波BPSK → 位相変調（4.3.1節の定義式そのまま） ----
        self.subc   = analog.sig_source_f(fs, analog.GR_SIN_WAVE, fsc, 1.0, 0.0)
        self.mult   = blocks.multiply_ff()                    # d(t)·sin(2πfsc t)
        self.pm     = analog.phase_modulator_fc(m)            # exp(j·m·x) ← 定包絡線
        self.scale  = blocks.multiply_const_cc(0.7)           # DACヘッドルーム（第1.5.4節）

        self.connect(self.src, self.unpack, self.nrz, self.rept, (self.mult, 0))
        self.connect(self.subc, (self.mult, 1))
        self.connect(self.mult, self.pm, self.scale)

        if to_usrp:                                           # 実RF送信（第4.5章）
            from gnuradio import uhd
            self.sink = uhd.usrp_sink(",".join(("", "")),
                uhd.stream_args(cpu_format="fc32", channels=[0]))
            self.sink.set_samp_rate(fs)
            self.sink.set_center_freq(uhd.tune_request(2265.0e6, 200e3))  # LOオフセット: 4.5.3節
            self.sink.set_gain(30)
            self.connect(self.scale, self.sink)
        else:                                                 # まずはファイルへ（IQ記録）
            self.sink = blocks.file_sink(gr.sizeof_gr_complex, "tx_iq.bin")
            self.head = blocks.head(gr.sizeof_gr_complex, fs * 30)  # 30秒分
            self.connect(self.scale, self.head, self.sink)

if __name__ == "__main__":
    tb = tx_top(to_usrp=False)
    tb.start(); tb.wait()

ここで生成した tx_iq.bin のスペクトルを確認すると、0 Hzの搬送波線、 ±65.536 kHzを中心とするデータ側波帯（sinc²形、幅±4.096 kHzの主ローブ）、 ±196.6 kHz（3f_sc）の弱い高調波が見えるはずである。実装の正しさをスペクトルの 理論形と照合するのが第一の検収であり、電力比を測れば J₀²/2J₁² の−3.5/−3.0 dBも検証できる。

4.3.4 受信機の設計 — レートとループの配管図

受信機は送信の逆順に「3重の入れ物」を開けていく。 コードを読む前に、信号がどんなレートでどの処理を通るかを図で把握しておこう。 各段のレートとループ帯域は、前節の設計表からすべて決まっている。

図で確認しておきたい設計上の要点を3つ挙げる。

要点1: 位相の取り出しには atan2 を使う。 PLLで搬送波の回転を剥がした後、残っているのは位相の揺れ φ(t) = m·d(t)·sin(ω_sc t) である。 これを取り出すには、複素数の偏角を計算する Complex to Arg（内部でatan2）を使う。 「虚部を取れば位相の近似になる」という手もあるが、それは φ が小さいときだけ成り立つ近似で、 m = 1.2 rad（約69°）という本設計では成り立たない。 atan2 なら m がいくら大きくても厳密に位相が取り出せる（PLLがロックしている限り）。

要点2: DDCが2回登場する。1回目は入口で、周波数プランのずれを戻して帯域制限するため。 2回目は位相波形の中から副搬送波（65.536 kHz）の成分を抜き出して0 Hzへ降ろすためである。 同じ第2.3章の道具が、階層の違う2か所で使われている。

要点3: 2回目のDDCは「実数入力・複素出力」型を使う。 atan2の出力は実数（float）だが、副搬送波を抜き出した結果は複素数である必要がある。 GNU Radioの Frequency Xlating FIR Filter には入出力の型ごとに複数の版があり、 この用途では fcc型（float入力・complex出力）を選ぶ。 型の選択を間違えると接続できないので、フローグラフ作成時に注意する。

4.3.5 受信機の実装

# rx_pcm_psk_pm.py — PCM/PSK/PM受信機（GNU Radio 3.10）
from gnuradio import gr, blocks, analog, digital, filter as gr_filter
from gnuradio.filter import firdes
import numpy as np, pmt

# ---------- 自作: ASMデフレーマ（第4.4章で解剖する） ----------
class asm_deframer(gr.sync_block):
    """unpackedビット列からASMを探索、極性反転を解決し、フレームをPDUで出す"""
    def __init__(self, asm=0x1ACFFC1D, asm_len=32, frame_bits=223*8, thresh=3):
        gr.sync_block.__init__(self, "asm_deframer", [np.uint8], [])
        self.asm  = np.array([(asm >> (asm_len-1-i)) & 1 for i in range(asm_len)], np.uint8)
        self.n, self.fb, self.th = asm_len, frame_bits, thresh
        self.buf = np.zeros(0, np.uint8)
        self.message_port_register_out(pmt.intern("frames"))
    def work(self, input_items, output_items):
        self.buf = np.concatenate([self.buf, input_items[0]])
        i = 0
        while len(self.buf) - i >= self.n + self.fb:
            w    = self.buf[i:i+self.n]
            dist = int(np.sum(w != self.asm))          # ハミング距離
            if dist <= self.th or dist >= self.n - self.th:   # 反転ASMも許容
                inv  = dist >= self.n - self.th               # Costasのπ曖昧性（3.1.5節）
                bits = self.buf[i+self.n : i+self.n+self.fb] ^ (1 if inv else 0)
                data = np.packbits(bits)
                meta = pmt.dict_add(pmt.make_dict(), pmt.intern("inverted"), pmt.from_bool(bool(inv)))
                self.message_port_pub(pmt.intern("frames"),
                                      pmt.cons(meta, pmt.init_u8vector(len(data), data.tolist())))
                i += self.n + self.fb
            else:
                i += 1
        self.buf = self.buf[i:]
        return len(input_items[0])

class rx_top(gr.top_block):
    def __init__(self, from_usrp=False):
        gr.top_block.__init__(self, "PCM/PSK/PM RX")
        # ---- 4.3.2節の設計表がそのまま定数になる ----
        fs, rb, fsc  = 524288, 4096, 65536
        decim        = 16
        fs2          = fs // decim              # 32768 SPS
        sps          = fs2 / rb                 # = 8.0（実数でよい: 3.2.5節）
        bw_pll       = 100 / (fs  * 1.061)      # θn: 第3.1.2節の設計式
        bw_costas    = 250 / (fs2 * 1.061)
        bw_timing    = 0.02

        # ---- 信号源: 記録ファイル or USRP（第4.5章） ----
        if from_usrp:
            from gnuradio import uhd
            self.src = uhd.usrp_source(",".join(("", "")),
                uhd.stream_args(cpu_format="fc32", channels=[0]))
            self.src.set_samp_rate(fs)
            # 周波数プラン（4.5.3節）: 搬送波を+25 kHzに置いてDC/LO漏れを回避
            self.src.set_center_freq(uhd.tune_request(2265.0e6 - 25e3, 200e3))
            self.src.set_gain(40)
        else:
            self.src = blocks.file_source(gr.sizeof_gr_complex, "tx_iq.bin", False)
            # 試験用に周波数誤差+雑音を注入（4.3.8節で較正計算）
            self.chan = blocks.multiply_cc()
            self.cfo  = analog.sig_source_c(fs, analog.GR_COS_WAVE, 25e3 + 137.0, 1.0)
            self.noise= analog.noise_source_c(analog.GR_GAUSSIAN, 0.917, 7)
            self.add  = blocks.add_cc()

        # ---- 前段: 周波数プラン戻し＋帯域制限（第2.3章のDDC・1回目） ----
        taps_pre = firdes.low_pass(1.0, fs, 80e3, 40e3)
        self.pre = gr_filter.freq_xlating_fir_filter_ccc(1, taps_pre, 25e3, fs)
        self.agc = analog.agc_cc(1e-5, 1.0, 1.0)            # 第3.3節: 変調より遅く

        # ---- ① 搬送波PLL（残留搬送波・第3.1.4節） ----
        max_f = 2*np.pi*2e3/fs                              # 引き込み±2 kHz→rad/sample
        self.pll = analog.pll_carriertracking_cc(bw_pll, max_f, -max_f)
        self.arg = blocks.complex_to_arg()                  # φ(t)=m·d(t)·sin(ωsc·t)

        # ---- 副搬送波帯へのDDC（2回目・fcc型）: 65.536kHz→0、↓16 ----
        taps_sub = firdes.low_pass(1.0, fs, 6e3, 6e3)
        self.sub = gr_filter.freq_xlating_fir_filter_fcc(decim, taps_sub, fsc, fs)

        # ---- ② 副搬送波Costas（BPSK・第3.1.5節） ----
        self.costas = digital.costas_loop_cc(bw_costas, 2, False)
        self.c2r    = blocks.complex_to_real()

        # ---- 整合フィルタ＋③シンボル同期（第3.2章） ----
        self.mf   = gr_filter.fir_filter_fff(1, [1.0/8]*8)  # 積分・ダンプ相当(3.2.4節)
        self.sync = digital.symbol_sync_ff(
            digital.TED_GARDNER, sps, bw_timing, 1.0, 1.0,  # damping=1.0(やや過減衰)も常用
            1.5e-4, 1,                                      # max_dev: クロック相対誤差(3.2.6節)
            digital.constellation_bpsk().base(),
            digital.IR_MMSE_8TAP, 128, [])
        self.slicer = digital.binary_slicer_fb()

        # ---- フレーム同期→PDU ----
        self.deframe = asm_deframer()
        self.dbg     = blocks.message_debug()               # まずは印字で確認

        # ---- 接続 ----
        if from_usrp:
            self.connect(self.src, self.pre)
        else:
            self.connect(self.src, (self.chan,0)); self.connect(self.cfo, (self.chan,1))
            self.connect(self.chan, (self.add,0)); self.connect(self.noise, (self.add,1))
            self.connect(self.add, self.pre)
        self.connect(self.pre, self.agc, self.pll, self.arg, self.sub,
                     self.costas, self.c2r, self.mf, self.sync, self.slicer, self.deframe)
        self.msg_connect(self.deframe, "frames", self.dbg, "print_pdu")

if __name__ == "__main__":
    tb = rx_top(from_usrp=False)
    tb.start(); tb.wait()

4.3.6 立ち上げ手順 — 段階検収の作法

前節のコードを走らせて、いきなりフレームが取れることは期待しないほうがよい。 3つのループが縦に並んでいるので、上流のループがロックしていなければ 下流は永久に動かない。そして画面には「何も出ない」という同じ症状が出るだけで、 どこが悪いのかは分からない。

そこで信号の流れる順に、1段ずつ目で確認して蓋を閉じていく。 確認したい箇所に QT GUI Frequency Sink や QT GUI Time Sink を仮に接続し、期待どおりの波形・スペクトルが 出ていることを確かめてから次へ進む（確認が済んだSinkは外してよい）。 この手順を踏めば、不具合の原因は必ず「最後に確認できた段の直後」に限定される。

下の表の「見るもの」の列が、各段での合格基準である。 自分の実装がここに書いた通りの見え方になるまで、次の段へ進まないこと。

この手順で「どの段まで健全か」を常に言えるようにしておくと、 実RF（第4.5章）で不調が出たときにアナログ起因かディジタル起因かを即座に切り分けられる。

4.3.7 上りコマンド回線 — 同じ骨格の別パラメータ

コマンド（アップリンク）もPCM/PSK/PM構造は同じで、パラメータ群が変わるだけである （代表値: 副搬送波 16 kHz正弦波、レート 7.8125×2^n bps系列、m ≈ 1.0 rad前後）。 送信機は4.3.3節のコードで fsc=16000, rb=2000, m=1.0 等に差し替えれば済む—— パラメータ化しておいた設計は方式ファミリ全体に使い回せる。 上り特有の追加要素はデータリンク層にある: コマンドビット列はBCH(63,56)で符号化され CLTU（開始系列EB90…＋テール系列）に包まれ、変調オン→アイドル系列→CLTU…という PLOP手順で送られる（姉妹編第2.5章）。BCH/CLTU生成はビット演算なので Pythonで素直に書ける——第4.4章の自作ブロック例題として実装する。 なお実際に電波を出す前に、免許・周波数調整の確認と、终段をダミーロード/同軸直結にした 閉ループ試験（第4.5.6節）を必ず挟むこと。

4.3.8 BER測定とE_b/N₀較正 — 「理論通り」を証明する

フレームが取れても、まだ「動いた」だけである。 実装が正しいことの証明は、ビット誤り率（BER）の曲線を理論値と重ねることで初めて得られる。 理論より2 dB悪い受信機は「動いてはいるが2 dB分のバグを抱えている」のであり、 その差の原因を説明できなければ設計は完成していない。

そのために必要なのがE_b/N₀の較正—— 「いま自分は何dBの条件で測っているのか」を正確に知ることである。 幸いディジタル領域では雑音も自分で作るので、全部計算できる。 較正は「式を正しく書くこと」に帰着する。

順に組み立てよう。送信信号は定包絡線なので |z| = 1、 すなわち全電力 P_T = 1 である。 雑音は Noise Source（GR_GAUSSIAN, amplitude = σ）で作るが、 ここに落とし穴がある。このσは実部・虚部それぞれの標準偏差なので、 複素雑音としての電力は 2σ² になる（第4.2.1節で急所として挙げた箇所）。 その電力が 0 から f_s に広がっているので、雑音電力密度は N₀ = 2σ²/f_s である。 一方、データが使える電力は全電力のうち 2J₁²(m) の割合。 1ビットあたりのエネルギーはそれをビットレートで割ったものなので、両者の比は次になる。

BERカウンタは既知PN系列（または一連番号照合）で書く。フレームが取れているなら デフレーマのPDUを受けて誤りビットを数える数十行のPythonで足りる（第4.4.4節に掲載）。 測定は各E_b/N₀点で誤り100個以上集める（信頼区間±20%）。理論値 BER = ½erfc(√(E_b/N₀)) との差が実装損失の実測値であり、 0.5〜1.0 dB以内に収まれば本章の設計は合格である。内訳（整合フィルタ近似 0.1、 ループジッタ 0.2、量子化ほか 0.1…）は第1.3.8節・第5.3章の損失バジェットと突き合わせる。

章末演習

第4.4章自作ブロックとOOTモジュール

4.4.1 拡張の3段階 — どこに書くか

鉄則は「Pythonで正しく→測って→遅い所だけC++」。 NumPyでベクトル化されたPythonブロックは意外に速く（次節）、 本書の受信機規模（数百kSPS）なら全段Pythonでも実時間に収まることが多い。

4.4.2 ブロックの解剖 — work関数の契約

ブロックの本体は「入力配列を受け、出力配列を書き、処理した個数を返す」workメソッドである。 基底クラス（第4.1.2節）ごとに契約が異なる。

import numpy as np
from gnuradio import gr

class my_block(gr.sync_block):                      # 1:1レートならsync_block
    def __init__(self, gain=1.0):
        gr.sync_block.__init__(self,
            name="my_block",
            in_sig=[np.complex64],                  # 入力ポートの型リスト
            out_sig=[np.complex64])                 # （[]にすればシンク/ソース）
        self.gain = gain                            # パラメータは属性に。GRCから
                                                    # set可にするならセッタを書く
    def work(self, input_items, output_items):
        inp = input_items[0]                        # NumPy配列（長さは可変！）
        output_items[0][:] = self.gain * inp        # ★必ずベクトル演算で書く
        return len(output_items[0])                 # 生産した標本数を申告

要点は3つ。(1) 長さは毎回違う。スケジューラの都合で数百〜数万標本が来る。 呼び出し間で状態を持つ処理（フィルタ・ループ・デフレーマ）は、 端数を自分でバッファリングする（第4.3.5節のデフレーマの self.buf がその実例）。 (2) ベクトル化は義務。Pythonのforループで1標本ずつ回すと100倍単位で遅くなり、 実時間経路では即オーバーフローする。NumPyの配列演算・np.convolve・ ブールマスクで書き切る。ループが本質的に逐次な処理（PLL）はPython試作までとし、実時間はC++へ。 (3) レート比が固定でないならgeneral。gr.basic_block を継承し general_work() で consume()／生産数を自己申告する （デフレーマ類は入力を消費しつつ出力はPDUなのでsync_block＋メッセージで足りることも多い）。

4.4.3 タグとメッセージのAPI

    # --- タグを読む（work内・入力0番の今回ウィンドウ分） ---
    n0 = self.nitems_read(0)
    tags = self.get_tags_in_window(0, 0, len(input_items[0]), pmt.intern("rx_time"))
    for t in tags:
        offset_in_win = t.offset - n0               # 絶対標本番号→今回配列内の位置
        value = pmt.to_python(t.value)

    # --- タグを打つ（出力0番のk番目の標本に） ---
    self.add_item_tag(0, self.nitems_written(0) + k,
                      pmt.intern("frame_start"), pmt.from_long(fn))

    # --- メッセージポート（__init__で登録、ハンドラで受ける） ---
    self.message_port_register_in(pmt.intern("in"))
    self.set_msg_handler(pmt.intern("in"), self.handle)   # 任意時刻に呼ばれる
    self.message_port_register_out(pmt.intern("out"))
    self.message_port_pub(pmt.intern("out"), pmt.cons(meta, data))  # PDU送出

タグは標本に紐づく情報（時刻・フレーム位置）、メッセージは標本と独立な情報（制御・フレーム） ——第4.1.3〜4.1.4節の設計語法をそのままAPIで書いているだけである。

4.4.4 実用例1 — フレームBERカウンタ

第4.3章の受信機のPDUを受け、送信に使った frames.bin と突き合わせて BER・フレーム欠落を数える計測ブロック。ストリームを持たない「メッセージだけのブロック」の 見本でもある。

class frame_ber(gr.sync_block):
    """PDUを既知フレームと照合しBER/欠落を集計（4.3.8節の測定器）"""
    def __init__(self, ref_file="frames.bin", flen=223):
        gr.sync_block.__init__(self, "frame_ber", [], [])   # ストリームなし
        raw = open(ref_file, "rb").read()
        step = 4 + flen                                     # ASM+payload
        self.ref = {}                                       # 一連番号→ビット配列
        for i in range(0, len(raw), step):
            p = np.frombuffer(raw[i+4:i+step], np.uint8)
            self.ref[int.from_bytes(p[:2], "big")] = np.unpackbits(p)
        self.bits = self.errs = self.frames = 0
        self.last_seq = None
        self.message_port_register_in(pmt.intern("pdus"))
        self.set_msg_handler(pmt.intern("pdus"), self.handle)
    def handle(self, msg):
        p   = np.array(pmt.u8vector_elements(pmt.cdr(msg)), np.uint8)
        seq = int.from_bytes(p[:2].tobytes(), "big")
        if seq in self.ref:
            e = int(np.sum(np.unpackbits(p) != self.ref[seq]))
            self.frames += 1; self.bits += len(p)*8; self.errs += e
            if self.last_seq is not None:
                lost = (seq - self.last_seq - 1) % 2000
                if lost: print(f"[gap] {lost} frame(s) lost")
            self.last_seq = seq
            if self.frames % 100 == 0:
                print(f"frames={self.frames}  BER={self.errs/max(self.bits,1):.2e}")
    def work(self, input_items, output_items):
        return 0

4.4.5 実用例2 — BCH(63,56)+CLTUエンコーダ（コマンド上り）

第4.3.7節のコマンド回線に必要な、TCフレーム→CLTUの変換器。CCSDS TC同期・符号化層 （JERG-2-401が参照する構造）のBCH(63,56)は、56情報ビットに7パリティ（生成多項式 g(x) = x⁷+x⁶+x²+1、パリティは反転して付加）＋フィラービット0で64ビットのコードブロックを作る。

START_SEQ = bytes.fromhex("EB90")
TAIL_SEQ  = bytes.fromhex("C5C5C5C5C5C5C579")     # 復号器を確実に脱同期させる終端

def bch_codeblock(info56):                         # info56: 56ビットのnumpy配列(0/1)
    reg = np.zeros(7, np.uint8)                    # シフトレジスタ実装
    for b in info56:                               # g(x)=x^7+x^6+x^2+1
        fb = b ^ reg[6]
        reg[1:] = reg[:-1]                         # シフト
        reg[0] = fb
        reg[2] ^= fb
        reg[6] ^= fb
    parity = reg[::-1] ^ 1                         # 反転パリティ（規格）
    return np.concatenate([info56, parity, [0]])   # +フィラー → 64ビット

def make_cltu(tc_frame: bytes) -> bytes:
    bits = np.unpackbits(np.frombuffer(tc_frame, np.uint8))
    pad  = (-len(bits)) % 56                       # 56の倍数へ充填（規格の充填則に従う）
    bits = np.concatenate([bits, np.zeros(pad, np.uint8)])
    blocks_ = [bch_codeblock(bits[i:i+56]) for i in range(0, len(bits), 56)]
    body = np.packbits(np.concatenate(blocks_)).tobytes()
    return START_SEQ + body + TAIL_SEQ

4.4.6 OOT化と単体試験

再利用する部品は gr_modtool でOOT（Out-Of-Tree）モジュールに昇格させる。 gr_modtool newmod deepspace → gr_modtool add -t sync -l python asm_deframer で 雛形（実装・GRC用YAML・試験ファイル）が生成され、実装を移植してビルドすれば GRCのブロック一覧に現れる。C++版（-l cpp）はwork関数をC++で書き、 内側のホットループにVOLKカーネル（SIMD最適化済み演算集）を使う。

昇格の対価として単体試験を書く。GNU Radioの流儀は「小さなフローグラフを組んで流す」：

from gnuradio import gr, gr_unittest, blocks
class qa_asm_deframer(gr_unittest.TestCase):
    def test_finds_inverted_frame(self):
        tb   = gr.top_block()
        bits = make_test_bits(invert=True, nerr=3)      # 反転+3ビット誤りでも取れるか
        src  = blocks.vector_source_b(bits)
        dut  = asm_deframer(thresh=3)
        sink = blocks.message_debug()
        tb.connect(src, dut); tb.msg_connect(dut, "frames", sink, "store")
        tb.run()
        self.assertEqual(sink.num_messages(), 1)        # 境界条件を試験で固定する

同期器・フレーマの類は「誤り0で通る」だけでなく閾値の境界・反転・端数バッファまたぎで 試験する。研究コードの信頼性は、論文の再現性そのものである。

第4.5章USRPでRF区間を張る

4.5.1 レートの決め方 — マスタクロックとの整合

実機で最初にぶつかる壁がこれである。 USRPの標本化周波数は、望んだ値を自由に設定できない。

理由は装置の構造にある。USRPの中でADCとDACを駆動しているのは マスタクロック（MCR, master clock rate）と呼ばれる1つの発振源であり、 ホストに渡す標本化周波数は、そのMCRを内部のDDC/DUCで整数分の1に間引いて作られる。 したがってMCRの整数分の1にあたる値しか正確には出ない。 それ以外の値を要求すると、UHDドライバは最も近い実現可能な値に丸め、 警告メッセージを出す（見落としやすいので必ず読むこと）。

ここで規格側との衝突が起きる。通信規格のレート体系は 4096 bps のように 2のべき乗を基本とするのに対し、装置のクロック体系は 100 MHz のように 10の倍数系で作られていることが多い。両者は整数比で結ばれない。

表のとおり、解は2つしかない。①MCRを規格側に合わせて設定する （B200系のようにMCRが可変な機種で可能。2のべき系のMCRを選べば厳密に一致する）か、 ②非整数比のまま同期器に吸収させる（第3.2.5節の通り、 Symbol Sync は実数のspsを扱えるので原理的に問題ない）か。

どちらでも動作するが、どちらを選んだかを設計書に明記すること。 ②を選んだ場合、シンボル同期の許容偏差（max_deviation）の設定に その分の余裕が必要になるので、後から見て判断できるようにしておく必要がある。

4.5.2 Source/Sinkの設定項目を総なめする

from gnuradio import uhd
src = uhd.usrp_source(
    "type=b200,master_clock_rate=16.777216e6",      # デバイス引数
    uhd.stream_args(cpu_format="fc32",              # ホスト側の型: fc32=complex64
                    otw_format="sc16",              # 線上の型: 16bit整数(帯域半減)
                    channels=[0]))
src.set_samp_rate(524288)
print(src.get_samp_rate())                          # ★実際に設定された値を必ず読み戻す
src.set_center_freq(uhd.tune_request(2265.0e6 - 25e3, 200e3))   # 4.5.3節
src.set_gain(40)                                    # 第一層利得（第3.3.1節: 運用中固定）
src.set_antenna("RX2")
src.set_bandwidth(400e3)                            # アナログAAF帯域（第1.2.3節の実物）

読み戻し確認（get_*）を習慣にする。丸め・上限クリップは黙って起きるからである。 otw_format=sc16 は伝送量を半分にする（第2.5.2節）が、8ビット（sc8）まで落とすときは 第1.3章のダイナミックレンジ議論に立ち戻って判断する。利得は較正試験（4.5.6節）で 「雑音床がADC量子化床より10〜15 dB上」に来る値を決め、以後固定する。

4.5.3 周波数プラン — 残留搬送波をDCの汚れから守る

本章でもっとも実害の大きい落とし穴がこれである。知らずに組むとまず動かない。

USRPのB2xx系はゼロIF構成（第2.2.2節）である。 第2.1.5節で学んだとおり、ゼロIFのベースバンド0 Hz付近には DCオフセット・LO漏れ・フリッカ雑音という3つの汚れが住んでいる。 ところがPCM/PSK/PMで真っ先に掴まねばならないのは、 スペクトルの中心にぽつんと立つ残留搬送波の細い線である。 素直に「搬送波の周波数にチューンする」と、その線を いちばん汚い場所に置くことになる。

さらに悪いことに、UHDには自動DC除去機能（set_auto_dc_offset）があり、 これは0 Hzにノッチ（切り欠き）を掘って直流成分を消す。 搬送波を0 Hzに置いていると、この自動較正が自分の搬送波を削り取ってしまう。 「PLLがロックしない」「搬送波が見えたはずなのに消えた」という症状の典型的な原因である。

処方は第2.1.5節で予告した周波数プランである。次の3点セットで組む。

この3点セット（機体側チューン・LO退避・ホスト戻し）が、 ゼロIFデバイスで狭帯域の残留搬送波方式を扱う定石の周波数プランである。 IFサンプリング構成の地上局（第2.2.1節）ではこの問題自体が存在しない—— アーキテクチャ選定が運用の面倒を先に消している例として対比しておきたい。

4.5.4 クロック・時刻・確度 — 通信と計測の分水嶺

ここが「通信機として使う」と「計測器として使う」の分かれ目である。

まず現実を数字で見る。USRPに内蔵されているTCXO（温度補償水晶発振器）の 周波数確度は±2 ppm程度である。搬送波2.2 GHzに対して2 ppmは ±4.4 kHz——第4.3.5節の受信機で設定したPLLの引き込み範囲±2 kHzを 軽く超えてしまう大きさである。 つまり内蔵クロックのままでは、そもそもロックしない可能性がある。 対策は3つ: ①FFTによる粗推定を前置する（第3.1.6節）、 ②引き込み範囲を広げる（雑音耐性を犠牲にする）、 ③外部基準を接続する。

そして周波数・位相・時刻を測る用途（ドップラ計測、オープンループ記録）では、 ③が必須である。第1.4.4節で述べた「純度の鎖」の出発点を、 USRPの内蔵発振器から局の基準に差し替える操作にあたる。設定は次の数行で済む。

src.set_clock_source("external")     # 10 MHz基準（局標準/GPSDO/ルビジウム）
src.set_time_source("external")      # 1PPS
src.set_time_unknown_pps(uhd.time_spec(0.0))   # 次のPPS立ち上がりでt=0に揃える
# 受信ストリーム先頭にはタグ rx_time=(整数秒, 小数秒) が付く（第2.5.4節）
# 時刻指定コマンド: 指定時刻に同調を実行（掃引・周波数切替の決定論化）
src.set_command_time(uhd.time_spec(t_next))
src.set_center_freq(uhd.tune_request(f_next))
src.clear_command_time()

外部10 MHzに繋ぐと搬送波確度は基準並み（GPSDOで10⁻¹¹級）になり、 ドップラ計測・オープンループ記録（第5.2章）・複数USRPの位相コヒーレント運用が視野に入る。 「同じUSRPが、基準を繋いだ瞬間に通信機から計測器に変わる」—— 第1.4章のクロック論はこの1行のためにあった。

4.5.5 送受同時運用 — 試験治具としてのUSRP

B210/X310は全二重なので、1台で「地上局送信＋機上受信（またはその逆）」の 対向試験が組める。第4.3章のTX/RXフローグラフを同一プロセスに同居させ、 TXポート→（減衰器）→RXポートを同軸で結べば、変復調系一式の閉ループ試験環境になる。 応用として、受信搬送波に定数比を掛けて送り返す簡易ターンアラウンド模擬 （姉妹編第2.3.6節のコヒーレント動作の教材版）も、受信PLLの周波数出力をTX側NCOに メッセージで渡すことで実装できる——ただしホスト経由のループはレイテンシが大きく （第2.5.5節）、位相コヒーレンスの厳密な模擬はFPGA実装の領分であることは弁えておく。

4.5.6 ループバック試験 — 手順書

安全と法規が先: アンテナを繋いだ送信は免許・実験局手続きの世界である。 開発はすべて同軸ケーブル＋減衰器で閉じる。USRPのTX最大出力（+10 dBm級）を RX許容入力（歪みなく受けられるのは−20〜−30 dBm程度から下）に合わせ、 30〜40 dBの固定減衰器を必ず挟む（直結はフロントエンドを痛め得る）。

手順6の実RF版E_b/N₀較正は、ディジタル較正（第4.3.8節）と違い雑音がフロントエンド由来なので、 SNR推定（信号断で雑音電力、信号ありで信号+雑音電力を測る断続法）で実測する。 ディジタル注入で作ったBER曲線と実RFのBER曲線を重ねれば、 RF区間そのものの劣化寄与が分離できる——研究データとして最も価値のある1枚になる。

4.5.7 実運用の落とし穴表

第5.1章機上SDR — 探査機に載せる

5.1.1 何が地上と違うのか

搭載SDRの設計制約は4つの軸で地上と異なる。①放射線（次節）、 ②電力・熱（トランスポンダに割ける電力は数W〜十数W。GSPS級ADCやGPUは論外）、 ③部品選択（宇宙用実績のあるデバイスのみ。第1.5.6節の通り民生比1〜2世代遅れ）、 ④修理不能（打上げ後はソフトウェア更新だけが唯一の介入手段——これがSDR化の動機でもある）。 結果として搭載SDRは「控えめなf_s・少ないビット・FPGA中心・帯域通過標本化を多用」という、 第I部の理論を限界まで使う設計になる。

5.1.2 放射線とディジタル回路 — 故障モードの語彙

表のうちSEUが搭載SDRにとって最も厄介である。理由を説明する。 FPGAは「どの回路をどう配線するか」という情報を内部のメモリ（構成メモリ）に持っており、 そのメモリが放射線でビット反転すると、回路そのものが別のものに変わってしまう。 計算結果が1つ狂うのではなく、装置の設計図が書き換わるのである。

そのためFPGAの種類選定が信頼性設計の核心になる。3種類の性質を押さえてほしい。

アンチヒューズ型は、製造時に配線を物理的に焼き切って固定する方式である。 配線が物理構造なので放射線で化けることがなく、最も堅牢。 ただし一度焼いたら変更できないので、SDRの利点である書き換えができない。

フラッシュ型は構成情報を不揮発メモリに持つ方式で、SEUに強く、書き換えも可能。 中規模の搭載SDRの定番である。

SRAM型（宇宙用グレード品）は最大の規模と性能が得られるが、 構成メモリが揮発性のSRAMなので化ける。そのため スクラビング（構成メモリを定期的に読み直し、正しい内容を書き戻す巡回処理）と TMR（Triple Modular Redundancy: 同じ回路を3個作って多数決を取る）を 前提とした設計・運用が必須になる。

ミッションの規模、必要な処理能力、信頼性要求の兼ね合いで選ぶ—— ここは通信系の設計者が単独で決められる事項ではなく、 信頼性・部品・熱の各担当との協議事項になる。

5.1.3 搭載SDRトランスポンダの構成

典型構成は「アナログでIFへ→中速ADCで帯域通過標本化→FPGAでDDC・変復調・符号—— 本書第I〜III部の教科書通り」である。コヒーレント・ターンアラウンド（姉妹編第2.3.6節）も ディジタルで実現される: 受信搬送波を追うPLL（第3.1章）の周波数語（NCOの積分器！）に ターンアラウンド比 880/749 を数値で乗じて送信NCOを駆動する。 アナログ時代に逓倍器の連鎖で作った位相コヒーレンスが、レジスタ演算1つに置き換わる—— ただし数値精度（第2.3.2節の周波数分解能）と処理遅延の一定性が計測品質を決めるため、 この経路だけはFPGA内で完結させ、ソフトウェア（CPU）を経由させないのが鉄則である。

飛行実績の例を挙げる。Electra（JPL）: 火星周回機搭載のUHF中継SDR。 着陸機ごとに異なるプロトコルへ軌道上でファームウェア更新により対応してきた、 「書き換えられる価値」の実証例（第1.1.3節）。Iris（JPL）: 超小型機向け深宇宙トランスポンダ。 X帯送受・DSN互換の計測（コヒーレントドップラ・測距）を約1リットル級で実現し、 MarCO（火星フライバイの6Uキューブサット）で深宇宙飛行実証。 いずれも「1つのハードウェア設計＋ミッション別ソフトウェア」という搭載SDRの標準形を確立した。 JAXA系でも小型機・深宇宙機のトランスポンダはディジタル化が進んでおり、 設計標準（JERG-2-401系）への適合を機上ソフトウェアで実現する流れは同じである。

5.1.4 「書き換えられる」ことの品質保証

SDRの柔軟性は、品質保証の問いを裏返す: 「何を書き換えてよいか」を設計時に決めておく 必要がある。実務では①パラメータ更新（レート・変調指数・ループ帯域——検証済み範囲内の数値変更）、 ②テーブル更新（符号・フレーム定義）、③ロジック更新（FPGAビットストリーム）の3階級に分け、 階級ごとに検証プロセスと運用手順を定める。③はリスクが桁違いに大きく、 地上の同一品（エンジニアリングモデル）での全数回帰試験＋二重化（旧イメージへの復帰手段の常時確保）が 前提になる。第4.4.6節で「研究コードにも単体試験を」と説いたのと同じ思想の、これが最終形である。

第5.2章地上局のSDR化とオープンループ記録

5.2.1 局のディジタル受信系 — クローズドループとオープンループ

深宇宙地上局の受信系は、目的の異なる2種類の受信機からできている。 名前と役割を対比して覚えてほしい。

クローズドループ受信機は、本書第4.3章で作ったものの業務用版である。 「クローズドループ」とは同期ループを閉じて動かすという意味で、 リアルタイムに搬送波とシンボルに同期し、テレメトリのビット列と 計測データ（ドップラ・測距値）を出力する。日常の運用はこちらが担う。

オープンループ受信機は、同期を一切行わない。 予測周波数を中心に必要な帯域を切り出し、IQサンプルをそのままディスクに記録するだけである。 ループを閉じないから「オープンループ」と呼ぶ。 復調は後から、何度でも、別のアルゴリズムでやり直せる。

両者はアンテナ・低雑音増幅器・IFへの周波数変換までを共用し、 IFをディジタル化した後で分岐する。 つまり現代の局における「受信機」の実体は、 1つの共通ディジタイザの出力を、複数のDDC（第2.3章）が並列に食う構造である。 1本のIF信号から、テレメトリ復調用のDDC、計測用のDDC、記録用のDDCが同時に走る。 本書第II部で学んだSDRアーキテクチャが、そのまま局のブロック図になっている姿と言える。

5.2.2 オープンループ記録の技術要素

使いどころは「一発勝負」と「後から別の問いを立てたい場面」である: 着陸・軌道投入などのクリティカルイベント（失敗しても波形が残り原因解析できる）、 電波科学（掩蔽で大気を測る——受信位相そのものがデータ）、ΔDOR（複数局の記録を相関処理）、 微弱信号の探索（セーフモード機体の捜索）。「復調は後からいくらでもやり直せる。 記録は今しかできない」——この非対称性がオープンループの思想である。

5.2.3 事後処理のパイプライン

記録IQの解析は本書の技術の総集編になる。典型パイプラインは: ①予測位相を掛けてドップラを剥がす（第3.4.4節）→②狭帯域化（DDC・第2.3章）→ ③FFTウォーターフォールで信号を目視確認→④目的別処理——テレメトリなら第4.3章の受信機に File Sourceから流す、計測なら位相抽出（第3.1.1節のPLLをNumPyで回すか、 FFTピークの位相追跡）。すべて非実時間なので、ループ帯域を後知恵で最適化したり、 複数パラメータで再処理して比較したりできる。研究データとしてのIQ記録は、 観測装置の生データと同格に扱い、メタデータと処理スクリプトごと保存すること。

5.2.4 研究室スケールの実装 — USRPで局の相似形を作る

大学局・研究室でも同じ構造が組める。USRP＋GPSDO（10 MHz/1PPS）を基準同期し（第4.5.4節）、 ①クローズドループ系: 第4.3章の受信機をリアルタイム実行、 ②オープンループ系: File Sink（またはSigMF Sink）で並列記録、を 同一フローグラフ内で分岐させるだけである。記録帯域を欲張らないこと（第2.5.2節の伝送路算術）、 冒頭に較正区間（無信号の雑音のみ数十秒——雑音電力の基準になる）を録ること、 メタデータ（中心周波数・f_s・利得・時刻・アンテナ）を必ず添えること。 この作法で録った1本のIQファイルが、変復調研究・同期アルゴリズム研究・計測研究の 共通試料になる。

第5.3章設計ウォークスルー — PCM/PSK/PM地上系をゼロから

5.3.1 題材と要求

題材: 小型技術実証機。S帯下りテレメトリをJERG-2-401系のPCM/PSK/PMで送る。 地上は3 mクラスの大学局＋USRP。要求は「定常テレメトリ 4 kbps をBER 10⁻⁵以下で、 仰角20°以上の可視時間中に受信する」とする。

5.3.2 Step 1 — 回線計算でC/N₀を確定する

回線計算そのものは姉妹編（第1.2章・第6.2章）の手順で行い、ここでは結果だけ使う: 最悪条件（最大距離・仰角20°・マージン込み）でC/N₀ = 55 dBHzが確保できたとする。 SDR設計への入力はこの1つの数字である——以降のすべての帯域・損失・閾値がここから流れる。

5.3.3 Step 2 — 変調パラメータ（規格との対話）

符号化後の所要E_b/N₀ 2.7 dB＋実装損失予算1.5 dB＝4.2 dBに対し、 供給E_b/N₀ = 55 − 3.0 − 36.1 = 15.9 dB。マージン+11.7 dB——余裕が大きいのは 低仰角・雨・指向誤差をC/N₀側で既に見込んだ上での話であり、 余剰は将来のレート増（16 kbpsまで+6 dB）に取っておく、と設計書に書く。

5.3.4 Step 3 — 受信機アーキテクチャとレート設計

5.3.5 Step 4 — 実装損失バジェット

回線計算書の「実装損失1.5 dB」の内訳を、本書の各章で定量化した項目で埋める。 この表が書けることが、SDR設計者が回線設計に対して負う説明責任である。

5.3.6 Step 5 — 検証マトリクス

検証は3段階で積む。各段の合格基準を先に文書化してから実験する。

5.3.7 Step 6 — 運用準備

研究・運用としての完成度は、受信機の「周辺」で決まる。チェックリスト: ①設定の版管理——フローグラフ・パラメータ・較正値をgitで管理し、記録データに版番号を刻む。 ②監視量の記録——各ループの周波数・ロック検出・SNR推定を時系列でファイルに落とす （PLLの積分器＝ドップラ曲線はそれ自体が成果物）。③品質フラグ——ロック断・「O」発生・ 再同調イベントをデータに併記（第3.1.7節）。④並列オープンループ記録——重要パスはIQも録る （第5.2.4節）。⑤手順書——第4.5.6節の6段手順をパス前点検として毎回回す。 ここまで揃えば、この地上系は「動くデモ」ではなく研究インフラである。

付録A総合演習 — 章をまたいで設計する

付録B用語集

付録C参考文献 — 深く知るための地図

C.1 ディジタル通信・同期の理論

M. Rice, Digital Communications: A Discrete-Time Approach — 本書第III部の設計式（θ_n・ループゲイン・TED）の出典系。離散時間で同期を設計する現代の標準教科書。
J. G. Proakis & M. Salehi, Digital Communications — 変復調・符号の網羅的正典。
U. Mengali & A. N. D'Andrea, Synchronization Techniques for Digital Receivers — 同期アルゴリズムの理論限界（CRB）まで踏み込む専門書。

C.2 DSP・マルチレート・SDR実務

R. G. Lyons, Understanding Digital Signal Processing — DSPの直観と実務の橋。第I・II部の背景に。
f. j. harris, Multirate Signal Processing for Communication Systems — ポリフェーズ・CIC・チャネライザの原典。第2.4章の世界を極めるならこれ。
T. Collins ほか, Software-Defined Radio for Engineers（Analog Devices, PDF無償公開） — ゼロIFトランシーバの実装障害（IQ不平衡・DC・較正）に詳しい。
PySDR（pysdr.org） — Python/NumPyでSDRの全域を体験できる無償オンライン教科書。本書の副読本に最適。

C.3 GNU Radio・エコシステム

GNU Radio公式チュートリアル・Wiki（wiki.gnuradio.org） — ブロックリファレンスとAPI。 第4.2章の「三点照合」の一角。
gr-satellites ドキュメント（D. Estévez） — 衛星デコーダ集の使い方とフレーム形式の宝庫。 同氏のブログ（destevez.net）は実信号解析の実例集として研究の手本になる。
GNU Radio Conference（GRCon）発表アーカイブ — 最新の実装事例。深宇宙受信の発表も毎年ある。

C.4 規格・宇宙機関文書

JERG-2-401（宇宙機設計標準: RF通信系） — JAXA設計標準。PCM/PSK/PMの規定・変調指数・ 周波数管理の一次資料（JAXAの設計標準公開ページから入手）。
CCSDS 401.0-B（RF and Modulation）・131.0-B（TM Sync & Coding）・ 231.0-B/232.0-B（TC Sync & Coding / Space Data Link） — 国際標準の原文。 Blue Book（規格）とGreen Book（根拠解説）をセットで読む。
DSN Telecommunications Link Design Handbook（810-005）・JPL DESCANSOシリーズ — 深宇宙局の性能と設計根拠。オープンループ受信・電波科学の記述も。

読む順序の推奨: 本書→（実装で詰まったら）C.3→（理論の根に降りたいとき）C.1/C.2→ （数値の最終根拠が要るとき）C.4。姉妹編『深宇宙通信工学』の付録Cと合わせて、 理論・実装・規格の三面から引ける体制を作ってほしい。引用時は版・発行年を必ず添えること。